CLIPPEDIMAGE= JP02001156188A

PAT-NO: JP02001156188A

DOCUMENT-IDENTIFIER: JP 2001156188 A

TITLE: SEMICONDUCTOR STORAGE DEVICE AND METHOD FOR

MANUFACTURING THE SAME

PUBN-DATE: June 8, 2001

INVENTOR-INFORMATION:

NAME COUNTRY YOSHIKAWA, KUNIYOSHI N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY TOSHIBA CORP N/A

APPL-NO: JP2000057642

APPL-DATE: March 2, 2000

INT-CL (IPC): H01L021/8247;H01L029/788 ;H01L029/792
;H01L021/8242 ;H01L027/108
;H01L027/115 ;H01L027/10

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a nonvolatile semiconductor storage device for storing information for plural bits, using a simple cell structure.

SOLUTION: In this new structure of a nonvolatile semiconductor storage device for storing information for plural bits, the edge part of a gate electrode is provided with a charge-storing layer 4 for storing electrons. Thus, information on plural bits can be stored by storing the electrons in the charge storage layer 4.

COPYRIGHT: (C) 2001, JPO

#4

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-156188 (P2001-156188A)

(43)公開日 平成13年6月8日(2001.6.8)

(51) Int.Cl.		識別記号		FΙ			7	-マュート*(参考)
H01L	21/8247			H011	L 27/10		481	5 F 0 O 1
	29/788						491	5 F 0 8 3
	29/792				29/78		371	5 F 1 O 1
	21/8242				27/10		321	
	27/108						434	
			審查請求	未請求	情求項の数21	OL	(全 50 頁)	最終頁に続く

(21)出願番号	特顧2000-57642(P2000-57642)
(22)出顧日	平成12年3月2日(2000.3.2)

(31)優先権主張番号 特願平11-60751

(32) 優先日 平成11年3月8日(1999.3.8)

(33)優先権主張国 日本 (JP) (31)優先権主張番号 特願平11-262717

(32) 優先日 平成11年9月16日(1999.9.16)

(33)優先権主張国 日本 (JP)

(71)出版人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 吉川 邦良

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(74)代理人 100083806

弁理士 三好 秀和 (外7名)


最終頁に続く

(54) 【発明の名称】 半導体記憶装置およびその製造方法

(57)【要約】

【課題】 簡単なセル構造で複数ビット分の情報を記憶することができる不揮発性半導体記憶装置を提供する。 【解決手段】 複数ビット分の情報を記憶することがで

きる不揮発性半導体記憶装置の新規な構造であり、ゲート電極の端部に電子を蓄積する電荷蓄積層4を有している。電荷蓄積層4に電子を蓄積することで、複数ビット分の情報を記憶する。



【特許請求の範囲】

【請求項1】 半導体基板の主面上に、ゲート絶縁膜を 介して、配置された第1のゲート電極と、

該第1のゲート電極の側面上に配置された電荷蓄積層 と、

前記第1のゲート電極の側面上に、前記電荷蓄積層を介 して、配置された第2のゲート電極と、

前記第1のゲート電極と前記第2のゲート電極とを、電 気的に接続する導電層とを有することを特徴とする不揮 発性半導体記憶装置。

【請求項2】 半導体基板の主面上に、ゲート絶縁膜を 介して、第1のゲート電極を形成する工程と、

前記第1のゲート電極の側面上に電荷蓄積層および第2 のゲート電極を、順次形成する工程と、

前記第1のゲート電極と前記第2のゲート電極とを、電 気的に接続する導電層を形成する工程とを少なくとも含 むことを特徴とする不揮発性半導体記憶装置の製造方

【請求項3】 半導体基板の主面上に配置された、第 1、第2および第3の絶縁膜から成る、ゲート絶縁膜

前記第2の絶縁膜の端部に配置された電荷蓄積層と、 前記ゲート絶縁膜上に配置されたゲート電極とを有する ことを特徴とする不揮発性半導体記憶装置。

【請求項4】 半導体基板の主面上に、第1、第2およ び第3の絶縁膜を順次形成し、該第1、第2および第3 の絶縁膜から成るゲート絶縁膜を形成する工程と、

該ゲート絶縁膜の上部にゲート電極構成材料を堆積した 後、該ゲート電極構成材料およびゲート絶縁膜をパター ニングすることで、ゲート電極を形成する工程と、

前記第2の絶縁膜の端部を選択的に除去し、空間を形成 する工程と、

該空間に電荷蓄積層を形成する工程とを少なくとも含む ことを特徴とする不揮発性半導体記憶装置の製造方法

【請求項5】 半導体基板の主面上に配置された第1の 下部絶縁膜、該第1の下部絶縁膜の中央の上部に配置さ れた第1の中間絶縁膜、前記第1の下部絶縁膜の端部の 上部に配置された第1の電荷蓄積層、前記第1の中間絶 縁膜および第1の電荷蓄積層の上部に配置された第1の 上部絶縁膜、および、該第1の上部絶縁膜の上部に配置 された第1のゲート電極、とを有する不揮発性半導体記 憶装置と、

前記半導体基板の主面上に配置された、前記第1の中間 絶縁膜と同一材料から成る第2の下部絶縁膜、前記半導 体基板の主面上に、かつ該第2の下部絶縁膜の両端に配 置された極薄絶縁膜、該極薄絶縁膜の上部に配置され た、前記第1の電荷蓄積層と同一材料から成る第2の電 荷蓄積層、前記第2の下部絶縁膜および第2の電荷蓄積 層の上部に配置された、前記第1の上部絶縁膜と同一材 料から成る第2の上部絶縁膜、および、該第2の上部絶 50 ことを特徴とする半導体記憶装置の製造方法。

縁膜の上部に配置された第2のゲート電極、とを有する 揮発性半導体記憶装置とを具備することを特徴とする半 導体記憶装置。

【請求項6】 半導体基板の主面上に配置された第1の 下部絶縁膜、該第1の下部絶縁膜の中央の上部に配置さ れた第1の中間絶縁膜、前記第1の下部絶縁膜の端部の 上部に配置された第1の電荷蓄積層、前記第1の中間絶 縁膜および第1の電荷蓄積層の上部に配置された第1の 上部絶縁膜、該第1の上部絶縁膜の上部に配置された第 10 1のゲート電極、とを有する不揮発性半導体記憶装置

前記半導体基板の主面上に配置された極薄絶縁膜、該極 薄絶縁膜上に配置された、前記第1の電荷蓄積層と同-材料から成る第2の電荷蓄積層、該第2の電荷蓄積層上 に配置された第2の上部絶縁膜、該第2の上部絶縁膜上 に配置された第2のゲート電極、とを有する揮発性半導 体記憶装置とを具備することを特徴とする半導体記憶装

【請求項7】 半導体基板の主面上に配置された下部絶 20 縁膜と、

前記半導体基板の主面上に、かつ該下部絶縁膜の両端に 配置された極薄絶縁膜と、

該極薄絶縁膜の上部に配置された電荷蓄積層と、

前記下部絶縁膜および電荷蓄積層の上部に配置された上 部絶縁障と

該上部絶縁膜の上部に配置されたゲート電極とを有する ことを特徴とする揮発性半導体記憶装置。

【請求項8】 半導体基板の主面上に配置された極薄絶 縁膜と、

30 該極薄絶縁膜上に配置された電荷蓄積層と、

該電荷蓄積層上に配置された絶縁膜と、

該絶縁膜上に配置されたゲート電極とを有することを特 徴とする揮発性半導体記憶装置。

【請求項9】 半導体基板の主面上の一部に、第1の絶 縁膜を形成する工程と、

該第1の絶縁膜の上部および前記半導体基板の主面の一 部以外に、第2および第3の絶縁膜を順次形成する工程

該第3の絶縁膜の上部にゲート電極構成材料を堆積する 40 工程と、

該ゲート電極構成材料、前記第3の絶縁膜、前記第2の 絶縁膜および第1の絶縁膜をパターニングすることで、 第1のゲート電極を形成する工程と、

前記ゲート電極構成材料、前記第3の絶縁膜および第2 の絶縁膜をパターニングすることで、第2のゲート電極 を形成する工程と、

該第1および第2のゲート電極の両方の第2の絶縁膜の 端部を選択的に除去し、空間を形成する工程と、

該空間に電荷蓄積層を形成する工程とを少なくとも含む

【請求項10】 半導体基板の主面上に、第1、第2お よび第3の絶縁膜を順次形成する工程と、

該第3の絶縁膜の上部に第1のゲート電極構成材料を堆 積した後、該ゲート電極構成材料、前記第3の絶縁膜、 前記第2の絶縁膜および第1の絶縁膜をパターニングす ることで、第1のゲート電極を形成する工程と、

該第1のゲート電極形成工程と同時に行われる工程であ って、前記半導体基板の主面の一部に、前記ゲート電極 構成材料、前記第3の絶縁膜、前記第2の絶縁膜および 領域を形成する工程と、

前記第1のゲート電極の第2の絶縁膜の端部を選択的に 除去し、空間を形成する工程と、

前記半導体基板の主面上に、極薄絶縁膜を形成する工程

前記半導体基板の主面上に、電荷蓄積層を構成する材料 を堆積した後、該電荷蓄積層構成材料を異方性エッチン グすることで、前記第1のゲート電極の空間に電荷蓄積 層を形成する工程と、

前記半導体基板の主面上に、第4の絶縁膜および第2の 20 ことを特徴とする不揮発性半導体記憶装置。 ゲート電極構成材料を堆積した後、該第2のゲート電極 構成材料、前記第4の絶縁膜、前記電荷蓄積層構成材料 および極薄絶縁膜をパターニングすることで、第2のゲ 一ト電極を形成する工程とを少なくとも含むことを特徴 とする半導体記憶装置の製造方法。

【請求項11】 半導体基板の主面上に配置された凸部 と、

該凸部を含む前記半導体基板の主面上に配置された、第 1、第2および第3の絶縁膜から成る、ゲート絶縁膜

前記第2の絶縁膜の端部に配置された電荷蓄積層と、 前記ゲート絶縁膜上に配置されたゲート電極とを有する ことを特徴とする不揮発性半導体記憶装置。

【請求項12】 半導体基板の主面上に、凸部を形成す る工程と、

該凸部を含む前記半導体基板の主面上に、第1、第2お よび第3の絶縁膜を順次形成し、該第1、第2および第 3の絶縁膜から成るゲート絶縁膜を形成する工程と、

該ゲート絶縁膜の上部にゲート電極構成材料を堆積した 後、該ゲート電極構成材料およびゲート絶縁膜をパター 40 ことを特徴とする不揮発性半導体記憶装置。 ニングすることで、ゲート電極を形成する工程と、

前記第2の絶縁膜の端部を選択的に除去し、空間を形成 する工程と、

該空間に電荷蓄積層を形成する工程とを少なくとも含む ことを特徴とする不揮発性半導体記憶装置の製造方法。

【請求項13】 半導体基板の主面上に配置された凸部

該凸部を含む前記半導体基板の主面上に配置された、第 1および第2の絶縁膜から成る、ゲート絶縁膜と、

前記ゲート絶縁膜上に配置されたゲート電極とを有する ことを特徴とする不揮発性半導体記憶装置。

【請求項14】 半導体基板の主面上に、凸部を形成す る工程と、

該凸部を含む前記半導体基板の主面上に、第1の絶縁 膜、電荷蓄積層構成材料、および第3の絶縁膜を順次形 成する工程と、

該第1の絶縁膜、電荷蓄積層構成材料および第3の絶縁 第1の絶縁膜を除去することで、第2のゲート電極形成 10 膜をパターニングすることで、ゲート電極を形成する工 程とを少なくとも含むことを特徴とする不揮発性半導体 記憶装置の製造方法。

【請求項15】 半導体基板の主面上に配置された凹部

該凹部を含む前記半導体基板の主面上に配置された、第 1、第2および第3の絶縁膜から成る、ゲート絶縁膜 ے بے

前記第2の絶縁膜の端部に配置された電荷蓄積層と、 前記ゲート絶縁膜上に配置されたゲート電極とを有する

【請求項16】 半導体基板の主面上に、凹部を形成す る工程と、

該凹部を含む前記半導体基板の主面上に、第1、第2お よび第3の絶縁膜を順次形成し、該第1、第2および第 3の絶縁膜から成るゲート絶縁膜を形成する工程と、 該ゲート絶縁膜の上部にゲート電極構成材料を堆積した

後、該ゲート電極構成材料およびゲート絶縁膜をパター ニングすることで、ゲート電極を形成する工程と、

前記第2の絶縁膜の端部を選択的に除去し、空間を形成 30 する工程と、

該空間に電荷蓄積層を形成する工程とを少なくとも含む ことを特徴とする不揮発性半導体記憶装置の製造方法。

【請求項17】 半導体基板の主面上に配置された凹部 と、

該凹部を含む前記半導体基板の主面上に配置された、第 1および第2の絶縁膜から成る、ゲート絶縁膜と、

該第1および第2の絶縁膜の間に配置された電荷蓄積層

前記ゲート絶縁膜上に配置されたゲート電極とを有する

【請求項18】 半導体基板の主面上に、凹部を形成す る工程と、

該凸部を含む前記半導体基板の主面上に、第1の絶縁 膜、電荷蓄積層構成材料、および第3の絶縁膜を順次形 成する工程と、

該第1の絶縁膜、電荷蓄積層構成材料および第3の絶縁 膜をパターニングすることで、ゲート電極を形成する工 程とを少なくとも含むことを特徴とする不揮発性半導体 記憶装置の製造方法。

該第1および第2の絶縁膜の間に配置された電荷蓄積層 50 【請求項19】 半導体基板の主面上に、凹部を形成す

る工程と、

該凹部を含む前記半導体基板の主面上に、第1、第2および第3の絶縁膜を順次形成し、該第1、第2および第3の絶縁膜から成るゲート絶縁膜を形成する工程と、

該ゲート絶縁膜の上部にゲート電極構成材料を堆積した後、該ゲート電極構成材料を化学的機械的研磨方法で除去することで、前記凹部に埋め込まれたゲート電極を形成する工程と、

前記第2の絶縁膜の端部を選択的に除去し、空間を形成 する工程と、

該空間に電荷蓄積層を形成する工程とを少なくとも含む ことを特徴とする不揮発性半導体記憶装置の製造方法。

【請求項20】 半導体基板の主面上に、凹部を形成する工程と、

該凹部を含む前記半導体基板の主面上に、第1の絶縁 膜、電荷蓄積層構成材料、および第3の絶縁膜を順次形 成する工程と、

該第3の絶縁膜の上部にゲート電極構成材料を堆積した 後、該ゲート電極構成材料を化学的機械的研磨方法で除 去することで、前記凹部に埋め込まれたゲート電極を形 成する工程とを少なくとも含むことを特徴とする不揮発 性半導体記憶装置の製造方法。

【請求項21】 半導体基板の主面上に、ゲート絶縁膜を介して、配置されたゲート電極と、

該ゲート電極の端部に配置された凹部と、

該凹部に、絶縁膜を介して、かつ、チャネル領域および ソースドレイン領域の両方の上部に配置された電荷蓄積 層とを有することを特徴とする不揮発性半導体記憶装 置

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電気的に書き込み 消去可能な不揮発性半導体記憶装置およびその製造方 法、高速に書き込み読み出し可能な揮発性半導体記憶装 置およびその製造方法、ならびに不揮発性半導体記憶装 置と揮発性半導体記憶装置を同一チップ上に混載した半 導体記憶装置およびその製造方法に関する。

[0002]

【従来の技術】従来のEEPROM (Electrically Era sable and Programmable Read Only Memory) 等の不揮発性メモリでは、1つのセルに異なる2つのしきい値を実現することで、1つのセルに1ビット分の情報を記憶する。これに対してメモリ高密度化のため、1つのセルに4つ以上のしきい値を持たせ、2ビット分以上の情報を1つのセルに記憶する技術が提案されている(M. Bau er et al., ISSCC95, p.132)。しかし、この技術を実現するには、しきい値電圧の正確な制御、しきい値電圧の小さな変化分の正確な検知、さらに従来以上の電荷保持信頼性が要求される。したがって、この技術では、実際には必ずしも従来と同等の性能を得ることはできな

い。また、この技術は、製造歩留りが低いという問題もある。このため、電荷を物理的に異なる複数の位置に蓄積することで複数ビット分の情報を記憶するセル構造が新たに提案されている (B. Eitan et al, IEDM96, p16 9, Fig6)。また、それに類似のセル構造として本発明者によってゲート電極の側壁に電荷蓄積層を設ける構造が以前に提案されている(米国特許番号第4881108号)。しかし、それらセル構造の製造工程は非常に複雑なものであり、またチャネル領域の制御性も十分では10 ないという問題がある。

【0003】一方、昨今のシステム・オン・チップの要求から電気的に書き込み消去可能な不揮発性メモリと高速に書き込み読み出し可能な揮発性メモリを同一のチップ上に実現する必要が高まっている。特に、EEPROMやフラッシュメモリ等の浮遊ゲート構造を有する不揮発性メモリと高速動作可能なダイナミックRAMを混載するVLSIの要求が急増している。ところが、近年のダイナミックRAMのメモリセルはトレンチ構造やスタック構造といった非常に複雑な3次元構造となってそのクリカでは変いから、製造プロセスは複雑化し、マスク工程数も増大する。したがって、その混載チップの製造コストは非常に大きなものとなってしまう。

【0004】浮遊ゲート型の不揮発メモリのメモリセル 構造を用いてダイナミックRAMのメモリセルを実現す れば、セル構造の共通化によって、製造プロセスは単純 化され、製造コストを低減することは可能である。しか し、その共通化されたメモリセルではダイナミックRA Mの特徴である高速書き込みを実現することは困難であ ス

[0005]

【発明が解決しようとする課題】本発明は、上記事情に 鑑みて成されたものであり、簡単なセル構造で複数ビッ ト分の情報を記憶することができる不揮発性半導体記憶 装置の構造を提供することを目的とする。

【0006】本発明の他の目的は、簡単な製造プロセスで複数ビット分の情報を記憶する不揮発性半導体記憶装置を製造する不揮発性半導体記憶装置の製造方法を提供40 することである。

【0007】本発明のさらに他の目的は、簡単なセル構造で電気的に書き込み消去可能な不揮発性メモリと高速 書き込み読み出し可能な揮発性メモリを混載した半導体 記憶装置の構造を提供することである。

【0008】本発明のさらに他の目的は、簡単な製造プロセスで電気的に書き込み消去可能な不揮発性メモリと高速書き込み読み出し可能な揮発性メモリを混載した半導体記憶装置の製造方法を提供することである。

[0009]

) 【課題を解決するための手段】上記目的を達成するため

に、本発明の第1の特徴は、半導体基板の主面上に、ゲ 一ト絶縁膜を介して、配置された第1のゲート電極と、 第1のゲート電極の側面上に配置された電荷蓄積層と、 第1のゲート電極の側面上に、電荷蓄積層を介して、配 置された第2のゲート電極と、第1のゲート電極と第2 のゲート電極とを、電気的に接続する導電層と、を少な くとも具備する不揮発性半導体記憶装置であることであ

【0010】本発明の第2の特徴は、半導体基板の主面 る、ゲート絶縁膜と、第2の絶縁膜の端部に配置された 電荷蓄積層と、ゲート絶縁膜上に配置されたゲート電極 と、を少なくとも具備する不揮発性半導体記憶装置であ ることである。

【0011】本発明の第3の特徴は、不揮発性半導体記 憶装置と揮発性半導体記憶装置とを混載する半導体記憶 装置であって、不揮発性半導体記憶装置は、半導体基板 の主面上に配置された第1の下部絶縁膜と、第1の下部 絶縁膜の中央の上部に配置された第1の中間絶縁膜と、 第1の下部絶縁膜の端部の上部に配置された第1の電荷 蓄積層と、第1の中間絶縁膜および第1の電荷蓄積層の 上部に配置された第1の上部絶縁膜と、第1の上部絶縁 膜の上部に配置された第1のゲート電極と、を少なくと も具備し、揮発性半導体記憶装置は、半導体基板の主面 上に配置された、第1の中間絶縁膜と同一材料から成る 第2の下部絶縁膜と、半導体基板の主面上に、かつ第2 の下部絶縁膜の両端に配置された極薄絶縁膜と、極薄絶 縁膜の上部に配置された、第1の電荷蓄積層と同一材料 から成る第2の電荷蓄積層と、第2の下部絶縁膜および 第2の電荷蓄積層の上部に配置された、第1の上部絶縁 膜と同一材料から成る第2の上部絶縁膜と、第2の上部 絶縁膜の上部に配置された第2のゲート電極と、を少な くとも具備する。

【0012】本発明の第4の特徴は、不揮発性半導体記 憶装置と揮発性半導体記憶装置とを混載する半導体記憶 装置であって、不揮発性半導体記憶装置は、半導体基板 の主面上に配置された第1の下部絶縁膜と、第1の下部 絶縁膜の中央の上部に配置された第1の中間絶縁膜と、 第1の下部絶縁膜の端部の上部に配置された第1の電荷 蓄積層と、第1の中間絶縁膜および第1の電荷蓄積層の 上部に配置された第1の上部絶縁膜と、第1の上部絶縁 膜の上部に配置された第1のゲート電極と、を少なくと も具備し、揮発性半導体記憶装置は、半導体基板の主面 上に配置された極薄絶縁膜と、極薄絶縁膜上に配置され た、第1の電荷蓄積層と同一材料から成る第2の電荷蓄 積層と、第2の電荷蓄積層上に配置された第2の上部絶 縁膜と、第2の上部絶縁膜上に配置された第2のゲート 電極と、を少なくとも具備する。

【0013】本発明の第5の特徴は、半導体基板の主面 上に配置された凸部または凹部と、凸部または凹部を含 50 接続される。

む半導体基板の主面上に配置された、第1、第2および 第3の絶縁膜から成る、ゲート絶縁膜と、第2の絶縁膜 の端部に配置された電荷蓄積層と、ゲート絶縁膜上に配 置されたゲート電極と、を少なくとも具備する不揮発性 半導体記憶装置であることである。

【0014】本発明の第6の特徴は、半導体基板の主面 上に配置された凸部または凹部と、凸部または凹部を含 む半導体基板の主面上に配置された、第1および第2の 絶縁膜から成る、ゲート絶縁膜と、第1および第2の絶 上に配置された、第1、第2および第3の絶縁膜から成 10 縁膜の間に配置された電荷蓄積層と、ゲート絶縁膜上に 配置されたゲート電極と、を少なくとも具備する不揮発 性半導体記憶装置であることである。

> 【0015】本発明の第7の特徴は、半導体基板の主面 上に、ゲート絶縁膜を介して、配置されたゲート電極 と、ゲート電極の端部に配置された凹部と、凹部に、絶 縁膜を介して、配置された電荷蓄積層を、を少なくとも 具備し、電荷蓄積層は、チャネル領域およびソースドレ イン領域の両方の上部に配置される不揮発性半導体記憶 装置であることである。

[0016] 20

> 【発明の実施の形態】以下図面を参照して、本発明の実 施の形態を説明する。以下の図面の記載において、同一 または類似の部分には同一または類似の符号を付してい る。ただし、図面は模式的なものであり、厚みと平面寸 法との関係、各層の厚みの比率等は現実のものとは異な ることに留意すべきである。したがって、具体的な厚み や寸法は以下の説明を参酌して判断すべきものである。 また図面相互間においても互いの寸法の関係や比率が異 なる部分が含まれていることはもちろんである。

【0017】 (第1の実施の形態) 図1は、本発明の第 1の実施の形態に係る不揮発性半導体メモリのメモリセ ル構造を示す断面図である。このメモリセルは、n型M OSトランジスタで構成される。本発明の第1の実施の 形態に係る不揮発性半導体メモリのメモリセル構造で は、p型半導体基板1の表面にゲート絶縁膜2を介して 第1ゲート電極3が設けられ、第1ゲート電極3の両側 面には電荷蓄積層4(4a,4b)が設けられる。この 電荷蓄積層4は積層構造を有しており、第1層が第1酸 化膜5、第2層が窒化膜6、第3層が第2酸化膜7で構 成される。さらに、電荷蓄積層4の上部には第2ゲート 電極8が設けられる。電荷蓄積層4の側面にはサイドウ ォールスペーサ9が設けられ、このサイドウォールスペ ーサ9の下部のp型半導体基板1には、チャネル領域に 接する低不純物濃度のn型拡散層10と、このn型 拡散層10の外側に位置する高不純物濃度のn⁺型拡散 層11が設けられる。第1ゲート電極3、電荷蓄積層 4、第2ゲート電極8およびn⁺型拡散層11それぞれ の表面には導電層12が設けられる。第1ゲート電極3 と第2ゲート電極8はこの導電層12を介して電気的に

【0018】本発明の第1の実施の形態に係る不揮発性 半導体メモリのメモリセルは、ソース領域およびドレイン領域を低不純物濃度のn^一型拡散層10と高不純物濃度のn⁺型拡散層11で構成したLDD (Lightly doped drain) 構造を有している。そして、第1ゲート電極3の両側面には電荷蓄積層4が形成され、この2つの電荷蓄積層4の窒化膜6に保持された電子の有無によって生じるしきい値電圧の変化分を記憶情報の"00"、

"01"、"10"、"11"に対応させる。さらに、電 荷蓄積層4の上部に第2ゲート電極8を形成し、この第 10 2のゲート電極8を第1ゲート電極3に電気的接続する ことで、チャネル領域の制御性を高め、しきい値電圧変 化分の検知を容易にする。

【0019】次に、本発明の第1の実施の形態に係る不 揮発性メモリの動作について図2万至図4を用いて説明 する。図2は、書き込み動作を説明する不揮発性メモリ の断面図である。図3は、読み出し動作を説明する不揮 発性メモリの断面図である。図4は、消去動作を説明す る不揮発性メモリの断面図である。図2に示すように、 メモリセルの書き込み時には、ゲートGに高電圧(~1 0V)を印加し、同時に電子を蓄積する電荷蓄積層 4 b に近接するドレインDに高電圧(~8V)を加え、近接 しないソースSを接地する。このように電圧を印加する と、チャネル熱電子 (Channel Hot Electron) が発生 し、この熱電子が電荷蓄積層4bの窒化膜6に捕獲され る。電荷蓄積層4 b に電子が捕獲されると、セルトラン ジスタのしきい値電圧が変化する。メモリセルの読み出 しは、しきい値電圧の変化分を検知することで行われ る。具体的には、図3に示すように、ゲートGに電圧5 量の差をセンスアンプによって検知する。また、メモリ セルの消去は、図4に示すように、ゲートGに負電圧 (~-6V)を印加し、消去される電荷蓄積層4bに近 接するドレインDに正電圧(~9V)を印加し、電荷蓄 積層4bに捕獲された電子を放出することで行われる。 なお、周知の通り、MOSトランジスタのソースSとド レインDとは対称に出来ており、一般にソースSとドレ インDとは入れ換えることが可能である。したがって、 上記の説明においても、ソースSとドレインDを入れ換 えることが可能である。

【0020】次に、本発明の第1の実施の形態に係る不揮発性半導体メモリのメモリセルの製造方法を図5乃至図9を用いて説明する。まず図5に示すように、p型半導体基板1上に熱酸化によって25nmのゲート絶縁膜2を形成する。続いて、p型半導体基板1全面にLPCVD(Low Pressure Chemical Vapor Deposition)法によりn型またはp型不純物をドープした300nmの多結晶シリコン膜を堆積した後、周知の露光技術およびエッチング技術によりパターニングし、第1ゲート電極3を形成する。

10

【0021】次に、図6に示すように、ソース領域およびドレイン領域を形成する領域のp型半導体基板1の表面のゲート絶縁膜2を除去した後、p型半導体基板1を900℃~1200℃の酸化雰囲気中で熱酸化し、10nmの第1酸化膜5を形成する。そして、第1酸化膜5上にLPCVD法により10nm~100nmの窒化膜6を堆積し、その後900℃の水素燃焼酸化あるいはCVD法により窒化膜6表面に5nm程度の第2酸化膜7を形成する。

【0022】次に、図7に示すように、第2酸化膜7上にたとえばLPCVD法により25~250nm程度の多結晶シリコンを堆積した後、RIE (Reactive Ion Etching) 法による異方性エッチングを行い、この多結晶シリコン膜、第1酸化膜5、窒化膜6および第2酸化膜7をそれらの膜厚分だけ除去することで、上部に第2ゲート電極8を有する電荷蓄積層4を第1ゲート電極側面に形成する。

【0023】次に、図8に示すように、低不純物濃度の n 型拡散層10を形成する。n 型拡散層10はイオン注入技術により第1ゲート電極3および電荷蓄積層4をマスクとしてn型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成される。【0024】次に、図9に示すように、電荷蓄積層4の側壁にサイドウォールスペーサ9を形成した後、高不純物濃度のn +型拡散層11を形成する。n +型拡散層11はイオン注入技術により第1ゲート電極3、電荷蓄積層4およびサイドウォールスペーサ9をマスクとしてn型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成される。

> 【0026】なお、図示はしないが、図1のメモリセル 構造完成後、層間絶縁膜形成工程、コンタクトホール形 成工程、配線形成工程、パッシベイション膜形成工程等 の通常のCMOS製造工程を順次経て、最終的な不揮発 性メモリセルが完成する。

【0027】本発明の第1の実施の形態によれば、電荷 蓄積層4の上部にも第2ゲート電極8を設けたので、し 50 きい値電圧の制御性が向上する。なお、本発明の第1の 実施の形態では、メモリセルを n型MOSトランジスタで構成する場合について説明したが、p型MOSトランジスタで構成する場合であっても同様の効果が得られる。また、メモリセルはLDD構造を有しているが、シングルドレイン構造、ダブルドレイン構造であっても構わない。

【0028】 (第2の実施の形態) 次に、本発明の第2 の実施の形態を説明する。図10は、本発明の第2の実 施の形態に係る不揮発性半導体メモリのメモリセル構造 を示す断面図である。このメモリセルはn型MOSトラ ンジスタで構成される。本発明の第2の実施の形態に係 る不揮発性メモリのメモリセル構造では、p型半導体基 板1の表面に第1ゲート絶縁膜13を介して第2ゲート 絶縁膜14が設けられる。そして、第2ゲート絶縁膜1 4の両端には電荷蓄積層4a、4bが形成される。第2 ゲート絶縁膜14および電荷蓄積層4a、4b上には第 3ゲート絶縁膜15を介してゲート電極3が設けられ る。ゲート電極3の側面には酸化膜16を介してサイド ウォールスペーサ9が設けられ、このサイドウォールス ペーサ9の下部のp型半導体基板1には、チャネル領域 に接する低不純物濃度のn^型拡散層10と、このn² 型拡散層10の外側に位置する高不純物濃度のn+型拡 散層11が設けられる。ゲート電極3およびn⁺型拡散 層11それぞれの表面には導電層12が設けられる。

【0029】本発明の第2の実施の形態に係る不揮発性 半導体メモリのメモリセルは、ソース領域およびドレイン領域を低不純物濃度のn^一型拡散層10と高不純物濃度のn^十型拡散層11で構成したLDD構造を有している。そして、ゲート絶縁膜が第1ゲート絶縁膜13(下層)、第2ゲート絶縁膜14(中間層)および第3ゲート絶縁膜15(上層)からなる3層積層膜で構成され、第2ゲート絶縁膜14の両端部には電荷蓄積層4aおよび4bが形成される。この2つの電荷蓄積層4aおよび4bに電子を蓄積し、その蓄積状態は(1)電荷蓄積層4a、4bのいずれも電子を蓄積していない状態、

- (2) 電荷蓄積層4aのみが電子を蓄積している状態、
- (3) 電荷蓄積層4bのみが電子を蓄積している状態、
- (4) 電荷蓄積層 4 a 、 4 b 共に電子を蓄積している状態、の 4 つの状態をとり得る。この 2 つの電荷蓄積層 4 a および 4 b に保持された電子の有無によって生じるしきい値電圧の変化分を記憶情報の " 0 0 "、 " 0 1 "、

#10"、 "11"に対応させる。また、このメモリセル 構造では電荷蓄積層 4 a、 4 b はチャネル領域端部の上 方に位置するので、チャネル領域中央部のしきい値電圧 はチャネル領域の不純物機度のみで決まり、電荷蓄積層 4 a、 4 b の電子の蓄積状態に依存しない。したがって、電荷蓄積層 4 a、 4 b の電子の過不足による過消去 (over-erase) は防止され、それにより過消去に起因するリーク不良、プログラム不良、読み出し不良等は生じ 得ない。また、ソース領域とドレイン領域間のリーク電 4 50 電圧を上記の場合と入れ換えれば良い。一方、メモ リセルの消去は、図1 2に示すように、ゲートGに負電 4 に 4 から電子を引から電流を利用して電荷蓄積層 4 a、 4 b から電子を引き抜くことで行われる。また、ゲート電 4 なるが複数のメモリセルで共有されている場合には、そ 4 ない。また、ソース領域とドレイン領域間のリーク電 4 1 と同電位とすればよい。また、4 2 型半導体基板 4 1 の電

流はゲート電圧のみで抑制でき、高信頼性の不揮発性半 導体メモリを実現できる。電荷蓄積層4aおよび4bは CVD法による電荷蓄積能力の高いシリコン窒化膜で構 成すればよい。シリコン窒化膜の離散的な電荷捕獲準位 に電子を蓄積することで、下部絶縁膜の膜質に影響を受 け難い電荷保持特性を得ることができるからである。ま た、シリコン膜、多結晶シリコン膜で構成すれば安価に 製造できる。さらに、第1ゲート絶縁膜13、第3ゲー ト絶縁膜15をシリコン酸化膜(SiOっ膜)の2倍程 10 度の誘電率を有するシリコン窒化膜 (Si 3 N 4 膜) で 構成すれば、シリコン酸化膜換算膜厚が4 n m~11 n m程度の非常に薄いゲート絶縁膜を安定して実現でき る。たとえばシリコン酸化膜換算膜厚が5nmのシリコ ン窒化膜の実質膜厚は10 n m程度なので、直接トンネ ル(DT)注入も誘起されない。したがって、電子の注 入抽出動作時の電圧は低電圧化され、メモリセルの微細

12

【0030】本発明の第2の実施の形態に係る不揮発性 半導体メモリのメモリセルでは、ソース領域およびドレイン領域の耐圧向上の目的でn^一型拡散層10を設け、 LDD構造を構成しているが、シングルドレイン構造、 ダブルドレイン構造でソース領域およびドレイン領域を 構成してもよい。第2ゲート絶縁膜14は電荷蓄積層4 a-4b間のリークを防止するが、たとえばシリコン酸 化膜で構成することができる。また、第2ゲート絶縁膜 14に高誘電率を有する金属酸化膜を用いれば、チャネ ル領域中央の電流伝達特性を向上できる。金属酸化膜と してはたとえばTiO₂、Ta₂O₅、Al₂O₅、P 2T、SBTがある。

化のみならず周辺高電圧動作素子の微細化も可能とな

【0031】次に、本発明の第2の実施の形態に係る不 揮発性メモリの動作について図11および図12を用い て説明する。図11は、書き込み動作を説明する不揮発 性メモリの断面図である。図12は、消去動作を説明す る不揮発性メモリの断面図である。図11に示すよう に、メモリセルの書き込み時には、ゲートGに7~8V 程度、ドレインDに5V程度をそれぞれ印加し、ソース Sを接地する。このように電圧を印加し、チャネル熱電 子(CHE)で電子をドレイン領域側の電荷蓄積層4b に注入する。ソース領域側の電荷蓄積層 4 a に電子を注 入する場合には、ドレインD、ソースSそれぞれに印加 する電圧を上記の場合と入れ換えれば良い。一方、メモ リセルの消去は、図12に示すように、ゲートGに負電 圧(~-5V)を印加し、ファウラー・ノルドハイム (FN)型トンネル電流を利用して電荷蓄積層4a、4 bから電子を引き抜くことで行われる。また、ゲート電 極3が複数のメモリセルで共有されている場合には、そ れらのメモリセルから同時に電子を引き抜くことができ る。この場合、ソースS、ドレインDはp型半導体基板

位とは異なる正電圧をドレインDに印加し、ソースSを 浮遊電位(Floating)とすれば、ドレインD側の電荷蓄 積層4aのみから電子を引き抜くことも可能である。ソ ースS側の電荷蓄積層4bのみから電子を引き抜く場合 にはソースSに正電圧を印加し、ドレインDを浮遊電位 とすればよい。

【0032】メモリセルの書き込みは、メモリセルの消 去と同様、FN電流を利用して行うこともできる。ゲー トGとp型半導体基板1間に10V程度を印加し、FN 電流で電子を電荷蓄積層4a、4bに注入する。この場 10 よい。 合、ゲートGが共通する複数のメモリセルには同時に電 子を注入できる。

【0033】また図示はしないが、メモリセルの読み出 しは、ソースSとドレインDの間を流れる読み出し電流 を検知することで行われる。電荷蓄積層4a、4bの蓄 積状態によってソース領域、ドレイン領域近傍の電流伝 達特性(チャネルコンダクタンス)が変調することを利 用するものである。ソースS、ドレインDのどちらにバ イアスするかは電流伝達特性の変調が顕著に現れる方を 選択すればよい。電荷蓄積層4aおよび4bの4つの蓄 積状態によって4つの異なる電流伝達特性が得られ、そ れにより1つのセルで2ビット分の情報を記憶できる。

【0034】次に、本発明の第2の実施の形態に係る不 揮発性半導体メモリのメモリセルの製造方法を図13乃 至図19を用いて説明する。まず図13に示すように、 p型半導体基板1全面に電荷蓄積能力の小さいシリコン 窒化膜を堆積し、10 nm程度の第1ゲート絶縁膜13 を形成する。電荷蓄積能力の小さいシリコン窒化膜の堆 積はたとえば J V D (Jet-Vapor-Deposition) 法で行 う。 JVD法についてはたとえば参考文献「T. P. Ma, IEEE Transactions on Electron Devices, Volume 45 N umber 3, March 1998 p680」に記載される。第1ゲート 絶縁膜13形成後、CVD法によりシリコン酸化膜を堆 積し、5~10 n m程度の第2ゲート絶縁膜14を形成 する。続いてJVD法により電荷蓄積能力の小さいシリ コン窒化膜を堆積し、10nm程度の第3ゲート絶縁膜 15を形成する。

【0035】次に、図14に示すように、p型半導体基 板1全面にLPCVD法によりn型またはp型不純物を ドープした50~250 n m程度の多結晶シリコン膜を 40 堆積した後、露光技術およびエッチング技術によりパタ ーニングし、ゲート電極3を形成する。続いて、ゲート 電極3をマスクとしてソース領域およびドレイン領域を 形成する領域の p 型半導体基板 1 の表面の第 1 ゲート絶 縁膜13、第2ゲート絶縁膜14および第3ゲート絶縁 膜15を自己整合的にドライエッチングする。

【0036】次に、図15に示すように、電荷蓄積層形 成のための空間17を形成する。この空間17は、第1 ゲート酸化膜13および第3ゲート絶縁膜15よりも第 14

グ液を用いて第2ゲート絶縁膜14の端部を選択的にウ エットエッチングすることで形成する。本発明の第2の 実施の形態では、第1ゲート酸化膜13および第3ゲー ト絶縁膜15をシリコン窒化膜で構成し、第2ゲート絶 縁膜14をシリコン酸化膜で構成しているので、エッチ ング液としてはたとえばフッ酸系を用いればよい。ま た、電荷蓄積層形成のための空間17は、エッチング液 を用いたウェットエッチング法に替えてHFガスを含む ガスを用いたプラズマドライエッチング法で形成しても

【0037】次に、図16に示すように、p型半導体基 板1全面にLPCVD法により電荷蓄積能力の高いシリ コン窒化膜18を電荷蓄積層形成のための空間17が完 全に埋め込まれるように堆積する。そして、図17に示 すように、p型半導体基板1全面に対してRIEによる 異方性エッチングを行い、電荷蓄積能力の高いシリコン 窒化膜で構成された電荷蓄積層 4 a および 4 b を形成す

【0038】次に、図18に示すように、p型半導体基 20 板1全面に酸化膜16を形成した後、低不純物濃度のn 「型拡散層10を形成する。 n ^一型拡散層10はイオン 注入技術によりゲート電極3をマスクとしてn型不純物 を注入し、その後の熱処理によって注入した不純物を活 性化することで形成する。

【0039】次に、図19に示すように、ゲート電極3 の側壁にサイドウォールスペーサ9を形成した後、高不 純物濃度のn ⁺型拡散層11を形成する。n ⁺型拡散層 11はイオン注入技術によりゲート電極3およびサイド ウォールスペーサ9をマスクとしてn型不純物を注入 30 し、その後の熱処理によって注入した不純物を活性化す ることで形成する。

【0040】次に、p型半導体基板1の全面にCVD法 またはスパッタ法によってタングステン、チタン、コバ ルトなどの高融点金属膜を堆積し、続いて、p型半導体 基板1を不活性雰囲気中で熱処理することによりゲート 電極3およびn⁺型拡散層11それぞれの表面に高融点 金属シリサイドで構成される導電層12を形成する。導 電層12形成後、上記以外の領域に残った未反応の高融 点金属を除去すれば、図10に示したメモリセル構造が 完成する。

【0041】なお、図示はしないが、図10のメモリセ ル構造完成後、層間絶縁膜形成工程、コンタクトホール 形成工程、配線形成工程、パッシベイション膜形成工程 等の通常のCMOS製造工程を順次経て、最終的な不揮 発性メモリセルが完成する。

【0042】このように、本発明の第2実施の形態で は、電荷蓄積層4aおよび4bをゲート電極3の両端の 下方に自己整合的に形成することができる。したがっ て、セルトランジスタのゲート長方向の微細化が可能と 2ゲート絶縁膜14のエッチング速度が大きいエッチン 50 なる。それにより、大容量、高密度の不揮発性半導体メ

モリを提供できる。また、ビット当りのセル面積は従来 と比べてほぼ半減され、大幅に縮小された不揮発性半導 体メモリを実現できる。

【0043】また、電荷蓄積層4aおよび4bのチャネ ル長方向の幅は第1ゲート絶縁膜13および第3ゲート 絶縁膜15と第2ゲート絶縁膜14のエッチング速度差 およびエッチング時間の調節によって容易に制御でき る。それにより、電荷蓄積層4aおよび4bを対称に配 置できる。そして、電荷蓄積層4aと4bは第2ゲート 絶縁膜14によって電気的に完全に分離されるので、電 10 荷蓄積層14aと14b間の相互作用は起こらない。さ らに、電荷蓄積層4aおよび4bは、ソース領域、ドレ イン領域、ゲート電極3およびチャネル領域から、第1 の絶縁膜13、第3の絶縁膜15および酸化膜16によ って完全に絶縁されるので、電荷保持特性の優れた不揮 発性半導体メモリを提供できる。電荷蓄積層4 a および 4 b はゲート電極3の端部からチャネル領域方向に延在 して形成され、電荷蓄積層4 a および4 b のうちのチャ ネル領域側の部分の電荷蓄積状態によってメモリセルの 電流伝達特性ほぼ決まる。したがって、この部分のゲー ト長方向の長さを限界まで縮小すれば、より微細な不揮 発性半導体メモリを提供できる。

【0044】さらに、セル構造は通常のCMOS工程で 容易に実現可能であるので、既存の製造ラインを使用し 低コストで不揮発性半導体メモリを製造できる。

【0045】 (第3の実施の形態) 次に、本発明の第3 の実施の形態を説明する。本発明の第3の実施の形態 は、図10に示した第2の実施の形態において、第1ゲ ート絶縁膜13をシリコン酸化膜、第2ゲート絶縁膜1 4をシリコン窒化膜、第3ゲート絶縁膜15をシリコン 酸化膜に置き換えたものである。以下、本発明の第3の 実施の形態に係る不揮発性半導体メモリのメモリセルの 製造方法を、図13乃至図15を参照して説明する。

【0046】本発明の第3の実施の形態に係る不揮発性 半導体メモリのメモリセルは、まず、p型半導体基板1 を熱酸化し、10mm程度のシリコン酸化膜で構成され る第1ゲート絶縁膜13を形成する。第1ゲート絶縁膜 13形成後、JVD法による電荷蓄積能力の低いシリコ ン窒化膜を堆積し、5~10mm程度の第2ゲート絶縁 膜14を形成する。続いて、CVD法によりシリコン酸 化膜を堆積し、10nm程度の第3ゲート絶縁膜15を 形成する(図13参照)。

【0047】次に、p型半導体基板1全面にLPCVD 法によりn型またはp型不純物をドープした50~25 Onm程度の多結晶シリコン膜を堆積した後、露光技術 およびエッチング技術によりパターニングし、ゲート電 極3を形成する。続けて、ゲート電極3をマスクとして ソース領域およびドレイン領域を形成する領域のp型半 導体基板1の表面の第1ゲート絶縁膜13、第2ゲート 絶縁膜14および第3ゲート絶縁膜15を自己整合的に 50 ーバンド間トンネル現象起因の電子にドレイン領域近傍

ドライエッチングする(図14参照)。

【0048】次に、p型半導体基板1を熱酸化し、p型 半導体基板1全面に薄いシリコン酸化膜を形成する。そ の後、電荷蓄積層形成のための空間17を形成する。こ の電荷蓄積層形成のための空間17は、第1ゲート酸化 膜13および第3ゲート絶縁膜15よりも第2ゲート絶 縁膜14のエッチング速度が大きいエッチング液を用い、 て第2ゲート絶縁膜14の端部を選択的にウェットエッ チングすることで形成する。本発明の第3の実施の形態 では、第1ゲート酸化膜13および第3ゲート絶縁膜1 5をシリコン酸化膜で構成し、第2ゲート絶縁膜14を シリコン窒化膜で構成しているので、エッチング液とし てはたとえばリン酸系を用いればよい。なお、シリコン 窒化膜14は熱酸化処理によってはほとんど酸化されな いので、第2ゲート絶縁膜の側面には酸化膜は形成され ず、このためエッチングの選択性は向上する (図15参 照)。また、電荷蓄積層形成のための空間17は、エッ チング液を用いたウェットエッチング法に替えてCF_A ガスを含むガスを用いたプラズマドライエッチング法で 20 形成してもよい。その後の工程は第2の実施の形態と同 一である。

【0049】 (第4の実施の形態) 次に、本発明の第4 の実施の形態を説明する。図20は、本発明の第4の実 施の形態に係る不揮発性半導体メモリのメモリセル構造 を示す断面図である。本発明の第4の実施の形態は、メ モリセルをp型MOSトランジスタで構成した例であ る。図20に示すように、本発明の第4の実施の形態に 係る不揮発性メモリのメモリセル構造では、n型半導体 基板19の表面に第1ゲート絶縁膜13を介して第2ゲ ート絶縁膜14が設けられる。そして、第2ゲート絶縁 膜14の両端には電荷蓄積層4a、4bが形成される。 第2ゲート絶縁膜14および電荷蓄積層4a、4b上に は第3ゲート絶縁膜15を介してゲート電極3が設けら れる。ゲート電極3の側面には酸化膜16を介してサイ ドウォールスペーサ9が設けられ、このサイドウォール スペーサ9の下部のn型半導体基板19には、チャネル 領域に接する低不純物濃度のp^一型拡散層20と、この p 型拡散層20の外側に位置する高不純物濃度のp+ 型拡散層21が設けられる。ゲート電極3および p +型 40 拡散層21それぞれの表面には導電層12が設けられ

【0050】次に、本発明の第4の実施の形態に係る不 揮発性メモリの動作について図21および図22を用い て説明する。図21は、書き込み動作を説明する不揮発 性メモリの断面図である。図22は、消去動作を説明す る不揮発性メモリの断面図である。図21に示すよう に、メモリセルの書き込み時には、ゲートGに5V程 度、ドレインDに-5V程度をそれぞれ印加し、ソース Sを浮遊電位とする。このように電圧を印加し、バンド

18

の電界でエネルギーを与え、ドレイン領域側の電荷蓄積 層4 b に電子を注入する。ソース領域側の電荷蓄積層4 aに電子を注入する場合には、ドレインD、ソースSそ れぞれに印加する電圧を上記と入れ替えればよい。一 方、メモリセルの消去は、図22に示すように、ゲート Gに負電圧(~-5V)を印加し、FN電流を利用して 電荷蓄積層4a、4bから電子を引き抜くことで行われ る。また、ゲートGが複数のメモリセルで共有されてい る場合には、それらのメモリセルから同時に電子を引き Dはn型半導体基板19と同電位あるいは浮遊電位とす る。

【0051】メモリセルの書き込みは、本発明の第2の 実施の形態の場合のようにチャネル熱電子を利用しても 行うことが可能である。この場合、ゲートGに-2.5 V程度、ドレインDに-5 V程度をそれぞれ印加し、ソ ースSを接地する。このように電圧を印加し、チャネル 熱電子で電子をドレイン領域側の電荷蓄積層 4 b に注入 する。一方、ソース領域側の電荷蓄積層 4 a に電子を注 入する場合にはドレインD、ソースSそれぞれに印加す る電圧を入れ替えればよい。

【0052】また図示はしないが、メモリセルの読み出 しは、ソースSとドレインDの間を流れる読み出し電流 を検知することで行われる。電荷蓄積層4a、4bの蓄 積状態によってソース領域、ドレイン領域近傍の電流伝 **達特性(チャネルコンダクタンス)が変調することを利** 用するものである。ソースS、ドレインDのどちらにバ イアスするかは電流伝達特性の変調が顕著に現れる方を 選択すればよい。電荷蓄積層4aおよび4bの4つの蓄 れにより1つのセルで2ビット分の情報を記憶できる。

【0053】 (第5の実施の形態) 次に、本発明の第5 の実施の形態を説明する。一般に、半導体メモリでは、 メモリセルアレイの周辺に周辺回路を配置する。たとえ ばその周辺回路としてデコーダー、書き込み/消去回 路、読み出し回路、アナログ回路、各種のI/O回路、 各種のキャパシタ回路等がある。本発明の第5の実施の 形態では、これら周辺回路を構成するMOSトランジス タを第2~第4の実施の形態のメモリセルトランジスタ の製造工程を用いて同時に製造する例を示すものであ る。図23は、本発明の第5の実施の形態に係る不揮発 性半導体メモリの周辺回路を構成するMOSトランジス タの構造を示す断面図である。図23に示すように、本 発明の第5の実施の形態によれば、メモリセルトランジ スタ (メモリセルTェ) 以外にゲート絶縁膜の異なる7 種類のMOSトランジスタ(Tr1~Tr7)を実現で きる。なお、図23のメモリセルトランジスタは図10 に示したメモリセルトランジスタである。また、MOS トランジスタTr1~Tr7はすべてn型MOSトラン

拡散層10および n +型拡散層11、導電層12は図面 を見易くするために省略してある。MOSトランジスタ Tr1~Tェ?についても同様である。

【0054】次に、図23に示したMOSトランジスタ の製造方法を図24乃至図30を用いて説明する。まず 図24に示すように、p型半導体基板1全面にJVD法 により電荷蓄積能力の小さいシリコン窒化膜を堆積し、 10nm程度の第1ゲート絶縁膜13を形成する。第1 ゲート絶縁膜13形成後、周知の露光技術およびドライ 抜くことができる。この場合、ソースSおよびドレイン 10 エッチング技術によりp型半導体基板1上の一部の領域 の第1ゲート絶縁膜13を除去する。そして図25に示 すように、CVD法によりシリコン酸化膜を堆積し、5 ~10 n m程度の第2ゲート絶縁膜14を形成する。第 2ゲート絶縁膜14形成後、露光技術およびドライエッ チング技術により一部の領域の第2ゲート絶縁膜14を 除去する。続いて図26に示すように、JVD法により 電荷蓄積能力の小さいシリコン窒化膜を堆積し、10 n m程度の第3ゲート絶縁膜15を形成する。第3ゲート 絶縁膜15形成後、露光技術およびドライエッチング技 20 術により一部の領域の第3ゲート絶縁膜15を除去す る。このようにして第1ゲート絶縁膜13、第2ゲート 絶縁膜14および第3ゲート絶縁膜15のうちの少なく とも1つから構成される7種類のゲート絶縁膜が実現さ れる

【0055】次に、図27に示すように、p型半導体基 板1全面にLPCVD法により n型または p型不純物を ドープした50~250nm程度の多結晶シリコン膜を 堆積した後、露光技術およびエッチング技術によりパタ ーニングし、複数のゲート電極3を形成する。さらに、 積状態によって4つの異なる電流伝達特性が得られ、そ 30 ゲート電極3をマスクとしてドライエッチングによりメ モリセルトランジスタ、MOSトランジスタそれぞれの ソース領域およびドレイン領域を形成する領域のp型半 導体基板1の表面の第1ゲート絶縁膜13、第2ゲート 絶縁膜14および第3ゲート絶縁膜15を除去する。

【0056】次に、図28に示すように、MOSトラン ジスタTr1~Tェ7を形成する領域をフォトレジスト 22で覆い、メモリセルトランジスタを形成する領域を ウェットエッチングする。エッチング液は第1ゲート酸 化膜13および第3ゲート絶縁膜15よりも第2ゲート 40 絶縁膜14のエッチング速度が大きいものを利用する。 このウェットエッチングによりメモリセルトランジスタ を形成する領域の第2ゲート絶縁膜14の端部を選択的 にエッチングし、電荷蓄積層形成のための空間17を形 成する。本発明の第5の実施の形態では、第1ゲート酸 化膜13および第3ゲート絶縁膜15をシリコン窒化膜 で構成し、第2ゲート絶縁膜14をシリコン酸化膜で構 成しているので、エッチング液としてはたとえばフッ酸 系を用いればよい。そして、図29に示すように、p型 半導体基板1全面にLPCVD法により電荷蓄積能力の ジスタを示している。メモリセルトランジスタの n ^一型 50 高いシリコン窒化膜 1 8 を電荷蓄積層形成のための空間

20

17が完全に埋め込まれるように堆積する。続いて図3 0に示すように、p型半導体基板1全面に対してRIE による異方性エッチングを行い、メモリセルトランジス タを形成する領域に電荷蓄積能力の高いシリコン窒化膜 で構成された電荷蓄積層4aおよび4bを形成する。そ の後の工程は本発明の第2の実施の形態と同じである。 【0057】本発明の第5の実施の形態によれば、膜厚 が異なるゲート絶縁膜を有する7種類のMOSトランジ スタTェ1~Tェ7をメモリセルトランジスタと同時に 製造できる。それにより、高電圧動作の高耐圧トランジ スタから極低電圧動作トランジスタまで多様な動作電圧 に対応したMOSトランジスタを提供できる。さらに、 n型MOSトランジスタ、p型MOSトランジスタ共に 実現できる。また、メモリセルトランジスタおよびMO SトランジスタTr1~Tr7のゲート電極3は同一材 料から構成され、同一の露光工程およびドライエッチン グ工程で形成される。したがって、フォトマスクの位置

合わせずれの少ない微細なトランジスタを提供できる。 【0058】 (第6の実施の形態) 次に、本発明の第6 の実施の形態について説明する。この第6の実施の形態 は、電気的に書き込み消去可能な不揮発性メモリと高速 に書き込み読み出し可能な揮発性メモリを同一のチップ 上に実現する例を示すものである。図31は、本発明の 第6の実施の形態に係る半導体記憶装置に搭載された不 揮発性メモリのメモリセル構造を示す断面図、図32 は、本発明の第6の実施の形態に係る半導体記憶装置に 搭載された揮発性メモリのメモリセル構造を示す断面図 である。図31の不揮発性メモリと図32の揮発性メモ リとは、同一チップ上に混載されるものである。

【0059】(A) 不揮発性メモリ

図31に示すように、この第6の実施の形態に係る不揮 発性メモリのメモリセルはn型MOSトランジスタで構 成される。そして、この不揮発性メモリのメモリセル構 造では、p型半導体基板1の主面上に第1ゲート絶縁膜 13を介して第2ゲート絶縁膜14が設けられる。第2 ゲート絶縁膜14の両端には電荷蓄積層4(4a、4 b) が形成される。第2ゲート絶縁膜14および電荷蓄 積層4上には第3ゲート絶縁膜15を介してゲート電極 3が設けられる。ゲート電極3の側面には酸化膜16を 介してサイドウォールスペーサ9が設けられ、このサイ ドウォールスペーサ9の下部のp型半導体基板1の主面 には、チャネル領域に接する低不純物濃度のn 型拡散 層10と、このn^型拡散層10の外側に位置する高不 純物濃度のn ⁺型拡散層11が設けられる。ゲート電極 3およびn ⁺型拡散層11それぞれの表面には導電層1 2が設けられる。

【0060】本発明の第6の実施の形態に係る不揮発性 メモリのメモリセルは、ソース領域およびドレイン領域 を低不純物濃度のn 型拡散層10と高不純物濃度のn

して、ゲート絶縁膜が第1のゲート絶縁膜13(下 層)、第2のゲート絶縁膜14(中間層)および第3の ゲート絶縁膜15 (上層) からなる三層積層膜で構成さ れ、第2ゲート絶縁膜14の両端部には電荷蓄積層4 (4a, 4b) が形成される。この2つの電荷蓄積層4 a および4 b に電子を蓄積し、その蓄積状態は(1)電 荷蓄積層4a、4bのいずれも電子を蓄積していない状 態、(2)電荷蓄積層4aのみが電子を蓄積している状 態、(3)電荷蓄積層4bのみが電子を蓄積している状 態、(4)電荷蓄積層4a、4b共に電子を蓄積してい る状態、の4つの状態をとり得る。この2つの電荷蓄積 層4aおよび4bに保持された電子の有無によって生じ るしきい値電圧の変化分を記憶情報の"00″、"0 1"、"10"、"11"に対応させる。また、このメモ リセル構造では電荷蓄積層 4 はチャネル領域端部の上方 に位置するので、チャネル領域中央部のしきい値電圧は チャネル領域の不純物濃度のみで決まり、電荷蓄積層 4 の電子の蓄積状態に依存しない。したがって、電荷蓄積 層4の電子の過不足による過消去 (over-erase) は防止 され、それにより過消去に起因するリーク不良、プログ ラム不良、読み出し不良等は生じ得ない。また、ソース 領域とドレイン領域間のリーク電流はゲート電圧のみで 抑制でき、高信頼性の不揮発性メモリを実現できる。電 荷蓄積層4はCVD法による電荷蓄積能力の高いシリコ ン窒化膜で構成すればよい。シリコン窒化膜の離散的な 電荷捕獲準位に電子を蓄積することで、下部絶縁膜の膜 質に影響を受け難い電荷保持特性を得ることができるか らである。また、シリコン膜、多結晶シリコン膜で構成 すれば安価に製造できる。さらに、第1ゲート絶縁膜1 30 3、第3ゲート絶縁膜15をシリコン酸化膜(SiOo 膜)の2倍程度の誘電率を有するシリコン窒化膜(Si 3 N 4 膜) で構成すれば、シリコン酸化膜換算膜厚が 4 nm~11nm程度の非常に薄いゲート絶縁膜を安定し て実現できる。たとえばシリコン酸化膜換算膜厚が5n mのシリコン窒化膜の実質膜厚は10nm程度なので、 直接トンネル(DT)注入も誘起されない。したがっ て、電子の注入抽出動作時の電圧は低電圧化され、メモ リセルの微細化のみならず周辺高電圧動作素子の微細化 も可能となる。

【0061】本発明の第6の実施の形態に係る不揮発性 メモリのメモリセルでは、ソース領域およびドレイン領 域の耐圧向上の目的でn 型拡散層10を設け、LDD 構造を構成しているが、シングルドレイン構造、ダブル ドレイン構造でソース領域およびドレイン領域を構成し てもよい。第2ゲート絶縁膜14は電荷蓄積層4a-4 b間のリークを防止するが、たとえばシリコン酸化膜で 構成することができる。また、第2ゲート絶縁膜14に 高誘電率を有する金属酸化膜を用いれば、チャネル領域 中央の電流伝達特性を向上できる。金属酸化膜としては ^十型拡散層11で構成したLDD構造を有している。そ 50 たとえばTiO2、Ta2O5、Al2O5、PZT、

SBTがある。

【0062】次に、本発明の第6の実施の形態に係る不 揮発性半導体メモリの動作について図33および図34 を用いて説明する。図33は、書き込み動作を説明する 不揮発性メモリの断面図である。図34は、消去動作を 説明する不揮発性メモリの断面図である。図33に示す ように、メモリセルの書き込み時には、ゲートGに7~ 8 V程度、ドレインDに5 V程度をそれぞれ印加し、ソ ースSを接地する。このように電圧を印加し、チャネル 熱電子(CHE)で電子をドレイン領域側の電荷蓄積層 4 bに注入する。ソース領域側の電荷蓄積層 4 b に電子 を注入する場合には、ドレインD、ソースSそれぞれに 印加する電圧を上記と入れ替えればよい。一方、メモリ セルの消去は、図34に示すように、ゲートGに負電圧 (~-5V)を印加し、ファウラー・ノルドハイム (F N)型トンネル電流を利用して電荷蓄積層4a、4bか ら電子を引き抜くことで行われる。また、ゲートGが複 数のメモリセルで共有されている場合には、それらのメ モリセルから同時に電子を引き抜くことができる。この 場合、ソースS、ドレインDはp型半導体基板1と同電 位とすればよい。また、p型半導体基板1の電位とは異 なる正電圧をドレイン電極に印加し、ソース電極を浮遊 電位 (Floating) とすれば、ドレイン電極側の電荷蓄積 層4bのみから電子を引き抜くことも可能である。ソー ス電極側の電荷蓄積層4aのみから電子を引き抜く場合 にはソース電極に正電圧を印加し、ドレイン電極を浮遊 電位とすればよい。

【0063】メモリセルの書き込みは、メモリセルの消 去と同様、FN電流を利用して行うこともできる。ゲー トGとp型半導体基板1間に10V程度を印加し、FN 電流で電子を電荷蓄積層4 a 、4 b に注入する。この場 合、ゲートGが共通する複数のメモリセルには同時に電 子を注入できる。

【0064】また図示はしないが、メモリセルの読み出 しは、ソースSとドレインDの間を流れる読み出し電流 を検知することで行われる。電荷蓄積層4a、4bの蓄 **積状態によってソース領域、ドレイン領域近傍の電流伝** 達特性 (チャネルコンダクタンス) が変調することを利 用するものである。ソースS、ドレインDのどちらにバ イアスするかは電流伝達特性の変調が顕著に現れる方を 選択すればよい。電荷蓄積層4aおよび4bの4つの蓄 積状態によって4つの異なる電流伝達特性が得られ、そ れにより1つのセルで2ビット分の情報を記憶できる。

【0065】(B) 揮発性メモリ

図32に示すように、本発明の第6の実施の形態に係る 揮発性メモリのメモリセルはn型MOSトランジスタで 構成される。この揮発性メモリのメモリセル構造では、 p型半導体基板1の主面上に、図31の第2ゲート絶縁 膜14が直接配置される。そして、第2ゲート絶縁膜1 4の両端には、図31の不揮発性メモリと同様、電荷蓄 50 が5nmのシリコン窒化膜の実質膜厚は10nm程度な

積層4 (4 c、4 d) が形成されるが、この電荷蓄積層 4 cおよび4 dがトンネル絶縁膜23を介してp型半導 体基板1の主面上に配置される点が図31の不揮発性メ モリとは異なる。第2ゲート絶縁膜14および電荷蓄積 層4上には第3ゲート絶縁膜15を介してゲート電極3 が設けられる。ゲート電極3の側面には酸化膜16を介 してサイドウォールスペーサ9が設けられ、このサイド ウォールスペーサ9の下部のp型半導体基板1の主面に は、チャネル領域に接する低不純物濃度のn^一型拡散層 10 10と、このn 型拡散層10の外側に位置する高不純 物濃度のn⁺型拡散層11が設けられる。ゲート電極3 およびn⁺型拡散層11それぞれの表面には導電層12 が設けられる。

22

【0066】本発明の第6の実施の形態に係る揮発性メ モリのメモリセルは、ソース領域およびドレイン領域を 低不純物濃度のn ̄型拡散層10と高不純物濃度のn+ 型拡散層11で構成したLDD構造を有している。そし て、ゲート絶縁膜が第2のゲート絶縁膜14、トンネル 絶縁膜23および第3のゲート絶縁膜15で構成され、 20 第2ゲート絶縁膜14の両端部には電荷蓄積層4が形成 される。この2つの電荷蓄積層4 cおよび4 dに電子を 蓄積し、その蓄積状態は(1)電荷蓄積層4c、4dの いずれも電子を蓄積していない状態、(2)電荷蓄積層 4 c のみが電子を蓄積している状態、(3)電荷蓄積層 4 dのみが電子を蓄積している状態、(4)電荷蓄積層 4 c、4 d共に電子を蓄積している状態、の4つの状態 をとり得る。この2つの電荷蓄積層4 c および4 d に保 持された電子の有無によって生じるしきい値電圧の変化 分を記憶情報の"00"、"01"、"10"、"11"に 30 対応させる。また、このメモリセル構造では電荷蓄積層 4はチャネル領域端部の上方に位置するので、チャネル 領域中央部のしきい値電圧はチャネル領域の不純物濃度 のみで決まり、電荷蓄積層4の電子の蓄積状態に依存し ない。したがって、電荷蓄積層4の電子の過不足による 過消去 (over-erase) は防止され、それにより過消去に 起因するリーク不良、プログラム不良、読み出し不良等 は生じ得ない。また、ソース領域とドレイン領域間のリ 一ク電流はゲート電圧のみで抑制でき、高信頼性の揮発 性メモリを実現できる。電荷蓄積層4はCVD法による 40 電荷蓄積能力の高いシリコン窒化膜で構成すればよい。 シリコン窒化膜の離散的な電荷捕獲準位に電子を蓄積す ることで、下部絶縁膜の膜質に影響を受け難い電荷保持 特性を得ることができるからである。また、シリコン 膜、多結晶シリコン膜で構成すれば安価に製造できる。 さらに、第3ゲート絶縁膜15をシリコン酸化膜(Si O₂膜) の2倍程度の誘電率を有するシリコン窒化膜 (Si 3 N 4 膜) で構成すれば、シリコン酸化膜換算膜 厚が4 nm~11 nm程度の非常に薄いゲート絶縁膜を 安定して実現できる。たとえばシリコン酸化膜換算膜厚 ので、直接トンネル (DT) 注入も誘起されない。した がって、電子の注入抽出動作時の電圧は低電圧化され、 メモリセルの微細化のみならず周辺高電圧動作素子の微 細化も可能となる。

【0067】本発明の第6の実施の形態に係る揮発性メ モリのメモリセルでは、ソース領域およびドレイン領域 の耐圧向上の目的でn 型拡散層10を設け、LDD構 造を構成しているが、シングルドレイン構造、ダブルド レイン構造でソース領域およびドレイン領域を構成して もよい。第2ゲート絶縁膜14は電荷蓄積層4c-4d 間のリークを防止するが、たとえばシリコン酸化膜で構 成することができる。また、第2ゲート絶縁膜14に高 誘電率を有する金属酸化膜を用いれば、チャネル領域中 央の電流伝達特性を向上できる。金属酸化膜としてはた EZTTiO2, Ta2O5, Al2O5, PZT, S BTがある。

【0068】本発明の第6の実施の形態に係る揮発性メ

モリでは、電荷蓄積層4 c および4 d の下部にトンネル 絶縁膜23を配置している。トンネル絶縁膜23は直接 で構成され、ダイナミックRAMに要求される100n s以下での高速書き込み読み出しを可能とする。トンネ ル絶縁膜23をシリコン酸化膜で構成した場合、その膜 厚は3 n m以下とすれば良い。また、3 n m以下のシリ コン窒化膜で構成すれば、シリコン酸化膜換算膜厚が 1. 5 n m程度の非常に薄いゲート絶縁膜を安定して実 現できる。トンネル絶縁膜23を介する漏れ電流によっ て電荷蓄積層4に蓄積された電子は徐々に減っていくの で、実際は長期間のデータ保持は困難である。しかし、 通常のダイナミックRAMのリフレッシュ期間内で十分 再書き込み可能であり、ダイナミックRAMとしての動 作には全く問題ないと考える。このことは、C. H-J. Wann

【0069】メモリセルの読み込みはソース電極とドレ イン電極の間を流れる読み出し電流を検知することで行 われる。電荷蓄積層4 c 、4 d の蓄積状態によってソー ス領域、ドレイン領域近傍の電流伝達特性(チャネルコ ンダクタンス)が変調することを利用するものである。 ソース電極、ドレイン電極のどちらにバイアスするかは 電流伝達特性の変調が顕著に現れる方を選択すればよ い。電荷蓄積層4cおよび4dの4つの蓄積状態によっ て4つの異なる電流伝達特性が得られ、それにより1つ のセルで2ビット分の情報を記憶できる。

らによって1995IEDM digest p.867に示されている。

【0070】さらに、本発明の第6の実施の形態に係る 揮発性メモリは、電荷蓄積層4 c および4 d に電荷を注 入しなければ、通常のMOSトランジスタとして動作さ せることが可能である。

【0071】(C)不揮発性および揮発性混載メモリの 製造方法

および揮発性メモリのメモリセルの製造方法を図35乃 至図43および図44乃至図52を用いて説明する。図

35乃至図43は、本発明の第6の実施の形態に係る不 揮発性メモリの製造方法を示す断面図、図44乃至図5 2は、本発明の第6の実施の形態に係る揮発性メモリの

24

製造方法を示す断面図である。

【0072】まず図35および図44に示すように、p 型半導体基板1全面に電荷蓄積能力の小さいシリコン窒 化膜を堆積し、10nm程度の第1ゲート絶縁膜13を 10 形成する。第1ゲート絶縁膜13形成後、図35の不揮 発性メモリ形成領域をたとえばフォトレジストで覆い、 図44の揮発性メモリ形成領域の第1ゲート絶縁膜13 のみをたとえば加熱燐酸溶液を用いたウェットエッチン グ法により除去する。したがって、第1のゲート絶縁膜 13は図35の不揮発性メモリ形成領域のみに形成され る。電荷蓄積能力の小さいシリコン窒化膜の堆積は、た とえばJVD法で行う。

【0073】次に、図36および図45に示すように、 CVD法によりシリコン酸化膜をp型半導体基板1全面 トンネリング可能な膜厚を有する薄膜のシリコン酸化膜 20 に堆積し、5~10 n m程度の第2ゲート絶縁膜14を 形成する。続いてJVD法により電荷蓄積能力の小さい シリコン窒化膜を堆積し、10nm程度の第3ゲート絶 縁膜15を形成する。結局、図36の不揮発性メモリ形 成領域には第1、第2および第3のゲート絶縁膜13, 14, 15が形成され、図45の揮発性メモリ形成領域 には第2および第3ゲート絶縁膜14,15が形成され

> 【0074】次に、図37および図46に示すように、 p型半導体基板1全面にLPCVD法によりn型または p型不純物をドープした50~250nm程度の多結晶 シリコン膜を堆積した後、露光技術およびエッチング技 術によりパターニングし、ゲート電極3を形成する。続 いてゲート電極3をマスクとして、図37の不揮発性メ モリ形成領域では、ソース領域およびドレイン領域を形 成する領域のp型半導体基板1の表面の第1ゲート絶縁 膜13、第2ゲート絶縁膜14および第3ゲート絶縁膜 15を自己整合的にドライエッチングする。一方、図4 6の揮発性メモリ形成領域では、第2ゲート絶縁膜14 および第3ゲート絶縁膜15を自己整合的にドライエッ 40 チングする。

【0075】次に、図38および図47に示すように、 電荷蓄積層形成のための空間17を形成する。この空間 17は、第1ゲート酸化膜13および第3ゲート絶縁膜 15よりも第2ゲート絶縁膜14のエッチング速度が大 きいエッチング液を用いて第2ゲート絶縁膜14の端部 を選択的にウェットエッチングすることで形成する。図 38の不揮発性メモリ形成領域の電荷蓄積層形成のため の空間17および図47の揮発性メモリ形成領域の電荷 蓄積層形成のための空間17は同時に形成される。本発 次に、本発明の第6の実施の形態に係る不揮発性メモリ 50 明の第6の実施の形態では、第1ゲート酸化膜13およ

26

び第3ゲート絶縁膜15をシリコン窒化膜で構成し、第2ゲート絶縁膜14をシリコン酸化膜で構成しているので、エッチング液としてはたとえばフッ酸系を用いればよい。また、この空間17は、エッチング液を用いたウェットエッチング法に替えてHFガスを含むガスを用いたプラズマドライエッチング法で形成してもよい。

【0076】次に、図39および図48に示すように、p型半導体基板1全面をたとえばRTO法により酸化し、直接トンネル可能なシリコン酸化膜から成るトンネル絶縁膜23を形成する。

【0077】次に、図40および図49に示すように、p型半導体基板1全面にLPCVD法により電荷蓄積能力の高いシリコン窒化膜18を電荷蓄積層形成のための空間17が完全に埋め込まれるように堆積する。そして、図41および図50に示すように、p型半導体基板1全面に対してRIEによる異方性エッチングを行い、電荷蓄積能力の高いシリコン窒化膜で構成された電荷蓄積層4(4a,4b,4c,4d)を同時に形成する。【0078】次に、図42および図51に示すように、p型半導体基板1全面に酸化膜16を形成した後、低不純物濃度のn型拡散層10を形成する。n型拡散層10はイオン注入技術によりゲート電極3をマスクとしてn型不純物を注入し、その後の熱処理によって注入し

【0079】次に、図43および図52に示すように、ゲート電極3の側壁にサイドウォールスペーサ9を形成した後、高不純物濃度のn⁺型拡散層11を形成する。n⁺型拡散層11はイオン注入技術によりゲート電極3およびサイドウォールスペーサ9をマスクとしてn型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

た不純物を活性化することで形成する。

【0080】そして、p型半導体基板1の全面にCVD 法またはスパッタ法によってタングステン、チタン、コ バルトなどの高融点金属膜を堆積し、続いて、p型半導 体基板1を不活性雰囲気中で熱処理することによりゲー ト電極3およびn⁺型拡散層11それぞれの表面に高融 点金属シリサイドで構成される導電層12を形成する。 導電層12形成後、上記以外の領域に残った未反応の高 融点金属を除去すれば、図31に示した不揮発性メモリ および図32に示した揮発性メモリのメモリセル構造が 完成する。

【0081】なお、図示はしないが、図31および図3 2のメモリセル構造完成後、層間絶縁膜形成工程、コン タクトホール形成工程、配線形成工程、パッシベイショ ン膜形成工程等の通常のCMOS製造工程を順次経て、 最終的な不揮発性メモリおよび揮発性メモリを搭載した 半導体装置が完成する。

【0082】このように本発明の第6実施の形態では、 電荷蓄積層4(4a,4b,4c,4d)をゲート電極 3の両端の下方に自己整合的に形成することができる。 したがって、図31および図32のメモリセルトランジスタのゲート長方向の微細化が可能となる。それにより、大容量、高密度の不揮発性メモリおよび揮発性メモリを提供できる。また、ビット当りのセル面積は従来と比べてほぼ半減され、大幅に縮小された不揮発性メモリおよび揮発性メモリを実現できる。

【0083】電荷蓄積層4のチャネル長方向の幅は、p 型半導体基板1、第1ゲート絶縁膜13および第3ゲー ト絶縁膜15と第2ゲート絶縁膜14のエッチング速度 10 差およびエッチング時間の調節によって容易に制御でき る。それにより、電荷蓄積層4を対称に配置できる。そ して、電荷蓄積層4間は第2ゲート絶縁膜14によって 電気的に完全に分離されるので、電荷蓄積層4間の相互 作用は起こらない。さらに、電荷蓄積層4は、ソース領 域、ドレイン領域、ゲート電極3およびチャネル領域か らは、第1の絶縁膜13、トンネル絶縁膜23、第3の 絶縁膜15および酸化膜16によって完全に絶縁される ので、電荷保持特性の優れた不揮発性メモリおよび揮発 性メモリを提供できる。電荷蓄積層4はゲート電極3の 端部からチャネル領域方向に延在して形成され、電荷蓄 積層4のうちのチャネル領域側の部分の電荷蓄積状態に よってメモリセルの電流伝達特性ほぼ決まる。したがっ て、この部分のゲート長方向の長さを限界まで縮小すれ ば、より微細な不揮発性メモリおよび揮発性メモリを提 供できる。こ

【0084】セル構造は通常のCMOS工程で容易に実現可能であるので、既存の製造ラインを使用し低コストで不揮発性メモリおよび揮発性メモリを製造できる。

【0085】さらに、上記の不揮発性メモリと揮発性メモリは、その製造工程の大部分が共通化されているので、低コストでかつ短い製造工期で、不揮発性メモリと揮発性メモリを混載した半導体装置を製造することができる

【0086】なお、本発明の第6の実施の形態では、第 1ゲート絶縁膜13をシリコン窒化膜、第2ゲート絶縁 膜14をシリコン酸化膜、第3ゲート絶縁膜15をシリ コン窒化膜で構成しているが、第1ゲート絶縁膜13を シリコン酸化膜、第2ゲート絶縁膜14をシリコン窒化 膜、第3ゲート絶縁膜15をシリコン酸化膜で構成して も良い。この場合たとえば、第1ゲート絶縁膜13はp 型半導体基板1を熱酸化した10 n m程度のシリコン酸 化膜で構成する。第2ゲート絶縁膜14はJVD法によ り堆積した5~10mm程度の電荷蓄積能力の低いシリ コン窒化膜で構成する。第3ゲート絶縁膜15はCVD 法により堆積した10nm程度のシリコン酸化膜で構成 すれば良い。また、電荷蓄積層形成のための空間17の 形成は、第1ゲート酸化膜13および第3ゲート絶縁膜 15をシリコン酸化膜で構成し、第2ゲート絶縁膜14 をシリコン窒化膜で構成しているので、エッチング液と 50 してはたとえばリン酸系を用いればよい。

【0087】(第7の実施の形態)次に、本発明の第7 の実施の形態を説明する。この第7の実施の形態は、上 記の第6の実施の形態と同様、電気的に書き込み消去可 能な不揮発性メモリと高速に書き込み読み出し可能な揮 発性メモリを同一のチップ上に実現する例を示すもので ある。図53は、本発明の第7の実施の形態に係る半導 体記憶装置に搭載された不揮発性メモリのメモリセル構 造を示す断面図、図54は、本発明の第7の実施の形態 に係る半導体記憶装置に搭載された揮発性メモリのメモ リセル構造を示す断面図である。図53の不揮発性メモ リと図54の揮発性メモリとは、同一チップ上に混載さ れるものである。図53に示す不揮発性メモリについて は上記の第6の実施の形態と同様であるので、ここでは その説明を省略する。

【0088】図54に示すように、この第7の実施の形 態に係る揮発性メモリのメモリセルはn型MOSトラン ジスタで構成される。そして、この揮発性メモリのメモ リセル構造では、p型半導体基板1の主面上にトンネル 絶縁膜23を介して電荷蓄積層4eが配置される。電荷 蓄積層4e上には第4ゲート絶縁膜24を介してゲート·20 電極3が設けられる。ゲート電極3の側面には酸化膜1 6を介してサイドウォールスペーサ9が設けられ、この サイドウォールスペーサ9の下部のp型半導体基板1の 主面には、チャネル領域に接する低不純物濃度のn⁻型 拡散層10と、このn型拡散層10の外側に位置する 高不純物濃度のn⁺型拡散層11が設けられる。ゲート 電極3および n +型拡散層11それぞれの表面には導電 層12が設けられる。

【0089】本発明の第7の実施の形態に係る揮発性メ モリのメモリセルは、ソース領域およびドレイン領域を 低不純物濃度のn一型拡散層10と高不純物濃度のn+ 型拡散層11で構成したLDD構造を有している。そし て、ゲート絶縁膜がトンネル絶縁膜23および第4のゲ ート絶縁膜21から成る積層構造で構成され、トンネル 絶縁膜23と第4ゲート絶縁膜24の間には電荷蓄積層 4 e が配置される。この電荷蓄積層 4 e に電子を蓄積 し、この電荷蓄積層4eに保持された電子の有無によっ て生じるしきい値電圧の変化分を記憶情報の"0"、

"1"に対応させる。電荷蓄積層4eはCVD法による 電荷蓄積能力の高いシリコン窒化膜で構成すればよい。 シリコン窒化膜の離散的な電荷捕獲準位に電子を蓄積す ることで、下部絶縁膜の膜質に影響を受け難い電荷保持 特性を得ることができるからである。また、シリコン 膜、多結晶シリコン膜で構成すれば安価に製造できる。 さらに、第4ゲート絶縁膜24をシリコン酸化膜(Si 〇 っ 膜)の 2 倍程度の誘電率を有するシリコン窒化膜

(Si₃N₄膜)で構成すれば、シリコン酸化膜換算膜 厚が4nm~11nm程度の非常に薄いゲート絶縁膜を 安定して実現できる。たとえばシリコン酸化膜換算膜厚 ので、直接トンネル(DT)注入も誘起されない。した がって、電子の注入抽出動作時の電圧は低電圧化され、 メモリセルの微細化のみならず周辺高電圧動作素子の微 細化も可能となる。

【0090】本発明の第7の実施の形態に係る揮発性メ モリのメモリセルでは、ソース領域およびドレイン領域 の耐圧向上の目的でn型拡散層10を設け、LDD構 造を構成しているが、シングルドレイン構造、ダブルド レイン構造でソース領域およびドレイン領域を構成して 10 もよい。

【0091】本発明の第7の実施の形態に係る揮発性メ モリにおいて、電荷蓄積層4 e の下部にトンネル絶縁膜 23を配置している。トンネル絶縁膜23は直接トンネ リング可能な膜厚を有する薄膜のシリコン酸化膜で構成 され、ダイナミックRAMに要求される100ns以下 での高速書き込み読み出しが可能となる。トンネル絶縁 膜23をシリコン酸化膜で構成した場合、その膜厚は3 nm以下とすれば良い。また、3nm以下のシリコン窒 化膜で構成すれば、シリコン酸化膜換算膜厚が 1.5 n m程度の非常に薄いトンネル絶縁膜23を安定して実現 できる。

【0092】さらに、本発明の第7の実施の形態に係る 揮発性メモリは、電荷蓄積層4eに電荷を注入しなけれ ば、通常のMOSトランジスタとして動作させることも 可能である。

【0093】次に、本発明の第7の実施の形態に係る不 揮発性メモリおよび揮発性メモリのメモリセルの製造方 法を図55乃至図62および図63乃至図70を用いて 説明する。図55乃至図62は、本発明の第7の実施の 形態に係る不揮発性メモリの製造方法を示す断面図、図 63乃至図70は、本発明の第7の実施の形態に係る揮 発性メモリの製造方法を示す断面図である。

【0094】まず図55および図63に示すように、p 型半導体基板1全面に電荷蓄積能力の小さいシリコン窒 化膜を堆積し、10nm程度の第1ゲート絶縁膜13を 形成する。電荷蓄積能力の小さいシリコン窒化膜の堆積 はたとえばJVD法で行う。第1ゲート絶縁膜13形成 後、CVD法によりシリコン酸化膜を堆積し、5~10 nm程度の第2ゲート絶縁膜14を形成する。続いてJ 40 VD法により電荷蓄積能力の小さいシリコン窒化膜を堆 積し、10mm程度の第3ゲート絶縁膜15を形成す る。

【0095】次に、図56および図64に示すように、 p型半導体基板1全面にLPCVD法によりn型または p型不純物をドープした50~250 nm程度の多結晶 シリコン膜を堆積した後、図56の不揮発性メモリ形成 領域では、露光技術およびエッチング技術によりパター ニングし、ゲート電極3を形成する。続いてゲート電極 3をマスクとしてソース領域およびドレイン領域を形成 が5 n mのシリコン窒化膜の実質膜厚は10 n m程度な 50 する領域のp型半導体基板1の表面の第1ゲート絶縁膜 13、第2ゲート絶縁膜14および第3ゲート絶縁膜15を自己整合的にドライエッチングする。図64の揮発性メモリ形成領域では、多結晶シリコン膜、第1ゲート絶縁膜13、第2ゲート絶縁膜14および第3ゲート絶縁膜15はすべて除去され、p型半導体基板1表面が露出する。

【0096】次に、図57に示すように、不揮発性メモ リ形成領域では、電荷蓄積層形成のための空間 17を形 成する。この電荷蓄積層形成のための空間17は、第1 ゲート酸化膜13および第3ゲート絶縁膜15よりも第 2ゲート絶縁膜14のエッチング速度が大きいエッチン グ液を用いて第2ゲート絶縁膜14の端部を選択的にウ エットエッチングすることで形成する。本発明の第7の 実施の形態では、第1ゲート酸化膜13および第3ゲー ト絶縁膜15をシリコン窒化膜で構成し、第2ゲート絶 縁膜14をシリコン酸化膜で構成しているので、エッチ ング液としてはたとえばフッ酸系を用いればよい。ま た、電荷蓄積層系形成のための空間17は、エッチング 液を用いたウェットエッチング法に替えてHFガスを含 むガスを用いたプラズマドライエッチング法で形成して 20 もよい。一方、図65に示すように、揮発性メモリ形成 領域では、p型半導体基板1の表面が露出したままであ る。

【0097】次に、図58および図66に示すように、p型半導体基板1全面をたとえばRTO法によりに直接トンネル可能なシリコン酸化膜から成るトンネル絶縁膜23を形成する。トンネル絶縁膜23形成後、p型半導体基板1全面にLPCVD法により電荷蓄積能力の高いシリコン窒化膜18を堆積する。この時、電荷蓄積層形成のための空間17がシリコン窒化膜18によって完全30に埋め込まれる。そして、図59に示すように、不揮発性メモリ形成領域では、p型半導体基板1全面に対してRIEによる異方性エッチングを行い、電荷蓄積能力の高いシリコン窒化膜18で構成された電荷蓄積層4(4a,4b)を形成する。その際、図67の揮発性メモリ形成領域は、フォトレジストで覆われており、シリコン窒化膜18はエッチングされない。

【0098】シリコン窒化膜18のエッチング終了後、p型半導体基板1全面にシリコン酸化膜を堆積し、第4ゲート絶縁膜24を形成する。ここで、図59の不揮発 40性メモリ形成領域の第4ゲート絶縁膜24は除去される。その除去は、図67の揮発性メモリ形成領域をフォトレジストで覆い、図59の不揮発性メモリ形成領域に堆積された第4ゲート絶縁膜24をエッチングすることで行われる。

【0099】次に、図68に示すように、p型半導体基板1全面にLPCVD法によりn型またはp型不純物をドープした50~250nm程度の多結晶シリコン膜を堆積する。そして、露光技術およびエッチング技術によりその多結晶シリコン膜をパターニングし、ゲート電極 50

3 a を形成する。続いてゲート電極3 a をエッチングマスクとして、ソース領域およびドレイン領域を形成する領域のp型半導体基板1の表面のトンネル絶縁膜23、電荷蓄積層4 e および第4ゲート絶縁膜24を自己整合的にドライエッチングする。一方、不揮発性メモリ形成領域では、図60に示すように、多結晶シリコン膜をすべて除去しても良いし、ゲート電極3に合わせてパターニングし、新たなゲート電極を形成しても良い。

【0100】次に、図61および図69に示すように、p型半導体基板1全面に酸化膜16を形成した後、低不純物濃度のn^一型拡散層10を形成する。n^一型拡散層10はイオン注入技術によりゲート電極3をマスクとしてn型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

【0101】次に、図62および図70に示すように、ゲート電極3の側壁にサイドウォールスペーサ9を形成した後、高不純物濃度のn +型拡散層11を形成する。n +型拡散層11はイオン注入技術によりゲート電極3およびサイドウォールスペーサ9をマスクとしてn 型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

【0102】次に、p型半導体基板1の全面にCVD法またはスパッタ法によってタングステン、チタン、コバルトなどの高融点金属膜を堆積し、続いて、p型半導体基板1を不活性雰囲気中で熱処理することによりゲート電極3およびn⁺型拡散層11それぞれの表面に高融点金属シリサイドで構成される導電層12を形成する。導電層12形成後、上記以外の領域に残った未反応の高融点金属を除去すれば、図53に示した不揮発性メモリおよび図54に示した揮発性メモリのメモリセル構造が完成する。

【0103】図示はしないが、図53および図54のメモリセル構造完成後、層間絶縁膜形成工程、コンタクトホール形成工程、配線形成工程、パッシベイション膜形成工程等の通常のCMOS製造工程を順次経て、最終的な不揮発性メモリセルおよび揮発性メモリセルが完成する

【0104】本発明の第7の実施の形態では、第1ゲート絶縁膜13をシリコン窒化膜、第2ゲート絶縁膜14をシリコン酸化膜、第3ゲート絶縁膜15をシリコン窒化膜で構成しているが、第1ゲート絶縁膜13をシリコン酸化膜、第2ゲート絶縁膜14をシリコン窒化膜、第3ゲート絶縁膜15をシリコン酸化膜で構成しても良い。この場合たとえば、第1ゲート絶縁膜13はp型半導体基板1を熱酸化した10nm程度のシリコン酸化膜で構成する。第2ゲート絶縁膜14はJVD法により堆積した5~10nm程度の電荷蓄積能力の低いシリコン窒化膜で構成する。第3ゲート絶縁膜15はCVD法により堆積した10nm程度のシリコン酸化膜で構成すれば良い。また、電荷蓄積層形成のための空間17の形成

は、第1ゲート酸化膜13および第3ゲート絶縁膜15 をシリコン酸化膜で構成し、第2ゲート絶縁膜14をシ リコン窒化膜で構成しているので、エッチング液として はたとえばリン酸系を用いればよい。

【0105】本発明の第6および第7の実施の形態で は、不揮発性メモリおよび揮発性メモリのメモリセルは 共にn型MOSトランジスタで構成される例について説 明したが、反対導電型のp型MOSトランジスタのメモ リセルであっても良いことはもちろんである。この場合 には、上記の説明において、適宜、基板や拡散層の導電 タイプを反対のものに読み替えれば良い。

【0106】 (第8の実施の形態) 次に、本発明の第8 の実施の形態について説明する。上記の第1乃至第7の 実施の形態では、電荷蓄積層の構造は電子注入効率の向 上に直接には寄与しない。フローティングゲート構造の 不揮発性半導体メモリでは、チャネル部分に段差を設け て、電子注入効率を向上させる試みが提案されている (S. Ogura, 1998IEDM, p987, 米国特許番号第57803 41号)。しかしながら、この提案では、フローティン グゲート構造を採用するため、酸化膜中の欠陥やリーク サイトに対しては弱い。また、段差構造形成時に発生し うる欠陥に対しても、十分な信頼性を得られないおそれ がある。本発明の第8の実施の形態は、簡単なプロセス で、電子注入効率を向上させることができるものであ る。

【0107】図71は、本発明の第8の実施の形態に係 る不揮発性半導体メモリのメモリセル構造を示す断面図 である。この第8の実施の形態は、メモリセルのチャネ ル領域に段差や傾斜を設けることで、書き込み時におけ る電子注入効率の向上を図るものである。図71に示す ように、このメモリセルはn型MOSトランジスタで構 成される。そして、この第8の実施の形態に係るメモリ セルの構造では、p型半導体基板1の表面に第1ゲート 絶縁膜13を介して第2ゲート絶縁膜14が設けられ る。第2ゲート絶縁膜14の両端には電荷蓄積層4a、 4 b が形成される。第2ゲート絶縁膜14および電荷蓄 積層4a、4b上には第3ゲート絶縁膜15を介してゲ ート電極3が設けられる。ゲート電極3の側面には酸化 膜16を介してサイドウォールスペーサ9が設けられ、 このサイドウォールスペーサ9の下部のp型半導体基板 1には、チャネル領域に接する低不純物濃度のn 型拡 散層10と、このn ^一型拡散層10の外側に位置する高 不純物濃度のn⁺型拡散層11が設けられる。ゲート電 極3およびn ⁺型拡散層11それぞれの表面には導電層 12が設けられる。

【0108】さらに、本発明の第8の実施の形態に係る 不揮発性半導体メモリのメモリセル構造では、チャネル 領域25に段差26が設けられる。この段差26によ り、p型半導体基板1内の電子の散乱方向に電荷蓄積層 4が位置することになる。したがって、書き込み時にお 50 ダブルドレイン構造でソース領域およびドレイン領域を

ける電子の注入効率が向上する。

【0109】本発明の第8の実施の形態に係る不揮発性 半導体メモリのメモリセルは、ソース領域およびドレイ ン領域を低不純物濃度のn ⁻型拡散層10と高不純物濃 度のn⁺型拡散層11で構成したLDD構造を有してい る。そして、ゲート絶縁膜が第1ゲート絶縁膜13 (下 層)、第2ゲート絶縁膜14(中間層)および第3ゲー ト絶縁膜15(上層)からなる3層積層膜で構成され、 第2ゲート絶縁膜14の両端部には電荷蓄積層4aおよ 10 び4 b が形成される。この2つの電荷蓄積層4 a および 4 bに電子を蓄積し、その蓄積状態は(1)電荷蓄積層 4 a、4bのいずれも電子を蓄積していない状態、

32

- (2) 電荷蓄積層 4 a のみが電子を蓄積している状態、
- (3) 電荷蓄積層4 b のみが電子を蓄積している状態、
- (4) 電荷蓄積層4a、4b共に電子を蓄積している状 態、の4つの状態をとり得る。この2つの電荷蓄積層4 aおよび4bに保持された電子の有無によって生じるし きい値電圧の変化分を記憶情報の"00"、"01"、

"10"、"11"に対応させる。また、このメモリセル 20 構造では電荷蓄積層4 a、4 bはチャネル領域端部の上 方に位置するので、チャネル領域中央部のしきい値電圧 はチャネル領域の不純物濃度のみで決まり、電荷蓄積層 4 a、4 bの電子の蓄積状態に依存しない。したがっ て、電荷蓄積層4a、4bの電子の過不足による過消去 (over-erase) は防止され、それにより過消去に起因す るリーク不良、プログラム不良、読み出し不良等は生じ 得ない。また、ソース領域とドレイン領域間のリーク電 流はゲート電圧のみで抑制でき、高信頼性の不揮発性半 導体メモリを実現できる。電荷蓄積層4aおよび4bは CVD法による電荷蓄積能力の高いシリコン窒化膜で構 成すればよい。シリコン窒化膜の離散的な電荷捕獲準位 に電子を蓄積することで、下部絶縁膜の膜質に影響を受 け難い電荷保持特性を得ることができるからである。ま た、シリコン膜、多結晶シリコン膜で構成すれば安価に 製造できる。さらに、第1ゲート絶縁膜13、第3ゲー ト絶縁膜15をシリコン酸化膜(SiO2膜)の2倍程 度の誘電率を有するシリコン窒化膜(SigNa膜)で 構成すれば、シリコン酸化膜換算膜厚が4nm~11n m程度の非常に薄いゲート絶縁膜を安定して実現でき る。たとえばシリコン酸化膜換算膜厚が5nmのシリコ ン窒化膜の実質膜厚は10nm程度なので、直接トンネ ル(DT)注入も誘起されない。したがって、電子の注 入抽出動作時の電圧は低電圧化され、メモリセルの微細

【0110】本発明の第8の実施の形態に係る不揮発性 半導体メモリのメモリセルでは、ソース領域およびドレ イン領域の耐圧向上の目的でn一型拡散層10を設け、 LDD構造を構成しているが、シングルドレイン構造、

化のみならず周辺高電圧動作素子の微細化も可能とな

構成してもよい。第2ゲート絶縁膜14は電荷蓄積層4 a-4b間のリークを防止するが、たとえばシリコン酸 化膜で構成することができる。また、第2ゲート絶縁膜 14に高誘電率を有する金属酸化膜を用いれば、チャネ ル領域中央の電流伝達特性を向上できる。金属酸化膜と してはたとえばTiO2、Ta2O5、Al2O5、P **ZT、SBTがある。**

【0111】本発明の第8の実施の形態では、ソース 側、ドレイン側の両方に、段差26を設けたが、どちら か一方のみに設けても良い。特に、1ビット分の情報を 10 記憶するメモリでは、一方のみあれば十分である。

【0112】次に、本発明の第8の実施の形態に係る不 揮発性メモリの動作について図72および図73を用い て説明する。図72は、書き込み動作を説明する不揮発 性メモリの断面図である。図73は、消去動作を説明す る不揮発性メモリの断面図である。 図72に示すよう に、メモリセルの書き込み時には、ゲートGに6~8V 程度、ドレインDに4~5V程度をそれぞれ印加し、ソ ースSを接地する。このように電圧を印加し、チャネル 熱電子(CHE)で電子をドレイン領域側の電荷蓄積層 4 bに注入する。チャネル領域25に段差26を設けた ことで、電子の散乱方向に電荷蓄積層4bに位置してい る。このために、電荷蓄積層4トに対する電子の注入効 率が向上し、注入速度の高速化、印加電圧の低減化、を 図ることができる。ソース領域側の電荷蓄積層4aに電 子を注入する場合には、ドレインD、ソースSそれぞれ に印加する電圧を上記の場合と入れ換えれば良い。一 方、メモリセルの消去は、図73に示すように、ゲート Gに負電圧(~~5V)を印加し、ファウラー・ノルド ハイム(FN)型トンネル電流を利用して電荷蓄積層4 a、4bから電子を引き抜くことで行われる。また、ゲ ート電極3が複数のメモリセルで共有されている場合に は、それらのメモリセルから同時に電子を引き抜くこと ができる。この場合、ソースS、ドレインDはp型半導 体基板1と同電位とすればよい。また、p型半導体基板 1の電位とは異なる正電圧をドレインDに印加し、ソー スSを浮遊電位 (Floating) とすれば、ドレインD側の 電荷蓄積層4aのみから電子を引き抜くことも可能であ る。ソースS側の電荷蓄積層4bのみから電子を引き抜 く場合にはソースSに正電圧を印加し、ドレインDを浮 遊電位とすればよい。

【0113】また図示はしないが、メモリセルの読み出 しは、ソースSとドレインDの間を流れる読み出し電流 を検知することで行われる。電荷蓄積層4a、4bの蓄 積状態によってソース領域、ドレイン領域近傍の電流伝 **達特性(チャネルコンダクタンス)が変調することを利** 用するものである。ソースS、ドレインDのどちらにバ イアスするかは電流伝達特性の変調が顕著に現れる方を 選択すればよい。電荷蓄積層4aおよび4bの4つの蓄 積状態によって4つの異なる電流伝達特性が得られ、そ 50 【0119】次に、図81に示すように、p型半導体基

れにより1つのセルで2ビット分の情報を記憶できる。 【0114】次に、本発明の第8の実施の形態に係る不 揮発性メモリのメモリセルの製造方法を図74乃至図8 2を用いて説明する。まず図74に示すように、チャネ ル領域25が形成される領域を覆うフォトレジストパタ ーン27を、p型半導体基板1上に形成する。そして、 図75に示すように、たとえばRIE法によって、p型 半導体基板1をエッチングすることで、段差26を形成

【0115】次に、図76に示すように、p型半導体基 板1全面に電荷蓄積能力の小さいシリコン窒化膜を堆積 し、10nm程度の第1ゲート絶縁膜13を形成する。 電荷蓄積能力の小さいシリコン窒化膜の堆積はたとえば JVD法で行う。第1ゲート絶縁膜13形成後、CVD 法によりシリコン酸化膜を堆積し、5~10nm程度の 第2ゲート絶縁膜14を形成する。続いてJVD法によ り電荷蓄積能力の小さいシリコン窒化膜を堆積し、10 nm程度の第3ゲート絶縁膜15を形成する。

【0116】次に、図77に示すように、p型半導体基 20 板1全面にLPCVD法によりn型またはp型不純物を ドープした50~250nm程度の多結晶シリコン膜を 堆積した後、露光技術およびエッチング技術によりパタ ーニングし、ゲート電極3を形成する。続いて、ゲート 電極3をマスクとしてソース領域およびドレイン領域を 形成する領域のp型半導体基板1の表面の第1ゲート絶 縁膜13、第2ゲート絶縁膜14および第3ゲート絶縁 膜15を自己整合的にドライエッチングする。

【0117】次に、図78に示すように、電荷蓄積層形 成のための空間17を形成する。この空間17は、第1 ゲート酸化膜13および第3ゲート絶縁膜15よりも第 2ゲート絶縁膜14のエッチング速度が大きいエッチン グ液を用いて第2ゲート絶縁膜14の端部を選択的にウ エットエッチングすることで形成する。本発明の第8の 実施の形態では、第1ゲート酸化膜13および第3ゲー ト絶縁膜15をシリコン窒化膜で構成し、第2ゲート絶 縁膜14をシリコン酸化膜で構成しているので、エッチ ング液としてはたとえばフッ酸系を用いればよい。ま た、電荷蓄積層形成のための空間17は、エッチング液 を用いたウェットエッチング法に替えてHFガスを含む 40 ガスを用いたプラズマドライエッチング法で形成しても よい。

【0118】次に、図79に示すように、p型半導体基 板1全面にLPCVD法により電荷蓄積能力の高いシリ コン窒化膜18を電荷蓄積層形成のための空間17が完 全に埋め込まれるように堆積する。そして、図80に示 すように、p型半導体基板1全面に対してRIEによる 異方性エッチングを行い、電荷蓄積能力の高いシリコン 窒化膜で構成された電荷蓄積層 4 a および 4 b を形成す

板1全面に酸化膜16を形成した後、低不純物濃度の n 型拡散層10を形成する。 n 型拡散層10はイオン 注入技術によりゲート電極3をマスクとして n 型不純物 を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

【0120】次に、図82に示すように、ゲート電極3の側壁にサイドウォールスペーサ9を形成した後、高不純物濃度のn⁺型拡散層11を形成する。n⁺型拡散層11はイオン注入技術によりゲート電極3およびサイドウォールスペーサ9をマスクとしてn型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

【0121】次に、p型半導体基板1の全面にCVD法またはスパッタ法によってタングステン、チタン、コバルトなどの高融点金属膜を堆積し、続いて、p型半導体基板1を不活性雰囲気中で熱処理することによりゲート電極3およびn⁺型拡散層11それぞれの表面に高融点金属シリサイドで構成される導電層12を形成する。導電層12形成後、上記以外の領域に残った未反応の高融点金属を除去すれば、図71に示したメモリセル構造が完成する。

【0122】なお、図示はしないが、図71のメモリセル構造完成後、層間絶縁膜形成工程、コンタクトホール形成工程、配線形成工程、パッシベイション膜形成工程等の通常のCMOS製造工程を順次経て、最終的な不揮発性メモリセルが完成する。

【0123】このように、本発明の第8実施の形態では、電荷蓄積層4aおよび4bをゲート電極3の両端の下方に自己整合的に形成することができる。したがって、セルトランジスタのゲート長方向の微細化が可能となる。それにより、大容量、高密度の不揮発性半導体メモリを提供できる。また、ビット当りのセル面積は従来と比べてほぼ半減され、大幅に縮小された不揮発性半導体メモリを実現できる。

【0124】また、電荷蓄積層4aおよび4bのチャネル長方向の幅は第1ゲート絶縁膜13および第3ゲート絶縁膜15と第2ゲート絶縁膜14のエッチング速度差およびエッチング時間の調節によって容易に制御できる。それにより、電荷蓄積層4aおよび4bを対称に配置できる。そして、電荷蓄積層4aと4bは第2ゲート絶縁膜14によって電気的に完全に分離されるので、電荷蓄積層14aと14b間の相互作用は起こらない。さらに、電荷蓄積層4aおよび4bはソース領域、ドレイン領域、ゲート電極3および4bはソース領域からは第1の元金に絶縁されるので、電荷保持特性の優れた不揮発性半導体メモリを提供できる。電荷蓄積層4aおよび4bはゲート電極3の端部からチャネル領域方向に天涯発性ができる。電荷蓄積層4aおよび4bはゲート電極3の調査蓄積層4aおよび4bのうちのチャネル領域が関いの要素蓄積性によってメエリセルの電荷蓄積層4aおよび4bのうちのチャネル領域によってメエリセルの電荷蓄積層4aおよび4bのうちのチャネル領域関の部分の電荷蓄積層4aおよび4bのうちのチャネル領域が関いるの電荷蓄積層4aおよび4bのうちのチャネル領域が関いの電荷蓄積層4aおよび4bのうちのチャネル領域関いの電荷蓄積層4aおよび4bのうちのチャネルの電荷蓄積層4aおよび4bのうちのチャネルの電荷工具によります。

流伝達特性ほぼ決まる。したがって、この部分のゲート 長方向の長さを限界まで縮小すれば、より微細な不揮発 性半導体メモリを提供できる。

【0125】さらに、セル構造は通常のCMOS工程で 容易に実現可能であるので、既存の製造ラインを使用し 低コストで不揮発性半導体メモリを製造できる。

【0126】そして、本発明の第8の実施の形態では、 書き込み時の電子注入効率を向上させることができる。 このため、書き込み速度の高速化、書き込み時の印加電 10 圧の低減化を図ることができる。

【0127】(第9の実施の形態)次に、本発明の第9の実施の形態について説明する。本発明の第9の実施の形態は、上記の第8の実施の形態において、図71の電荷蓄積層4aと電荷蓄積層4b間に配置された第2の絶縁膜14を不要とし、2つの電荷蓄積層4aおよび4bを一体化させた構成を採っている。図83は、本発明の第9の実施の形態に係る不揮発性半導体メモリのメモリセル構造を示す断面図である。図83に示すように、このメモリセル構造は、上記の第8の実施の形態の電荷蓄積層4a、4b、および第2の絶縁膜14に換えて、電荷蓄積層4fを、配置したものである。

【0128】次に、本発明の第9の実施の形態に係る不揮発性メモリのメモリセルの製造方法を図84乃至図89を用いて説明する。上記の第8の実施の形態と同様、まず図84に示すように、チャネル領域25が形成される領域を覆うフォトレジストパターン27を、p型半導体基板1上に形成する。そして、図85に示すように、たとえばRIE法によって、p型半導体基板1をエッチングすることで、段差26を形成する。

【0129】次に、図86に示すように、p型半導体基板1全面に電荷蓄積能力の小さいシリコン窒化膜を堆積し、10nm程度の第1ゲート絶縁膜13を形成する。電荷蓄積能力の小さいシリコン窒化膜の堆積はたとえばJVD法で行う。第1ゲート絶縁膜13形成後、LPCVD法により電荷蓄積能力の高いシリコン窒化膜18を5~10nm程度形成する。続いてJVD法により電荷蓄積能力の小さいシリコン窒化膜を堆積し、10nm程度の第3ゲート絶縁膜15を形成する。

【0130】次に、図87に示すように、p型半導体基40 板1全面にLPCVD法によりn型またはp型不純物をドープした50~250nm程度の多結晶シリコン膜を堆積した後、露光技術およびエッチング技術によりパターニングし、ゲート電極3を形成する。続いて、ゲート電極3をマスクとしてソース領域およびドレイン領域を形成する領域のp型半導体基板1の表面の第1ゲート絶縁膜13、シリコン窒化膜18および第3ゲート絶縁膜15を自己整合的にドライエッチングする。ここで、電荷蓄積層4fが形成される。

て形成され、電荷蓄積層4aおよび4bのうちのチャネ 【0131】次に、図88に示すように、p型半導体基ル領域側の部分の電荷蓄積状態によってメモリセルの電 50 板1全面に酸化膜16を形成した後、低不純物濃度のn

20

一型拡散層10を形成する。 n 型拡散層10はイオン 注入技術によりゲート電極3をマスクとしてn型不純物 を注入し、その後の熱処理によって注入した不純物を活 性化することで形成する。

【0132】次に、図89に示すように、ゲート電極3の側壁にサイドウォールスペーサ9を形成した後、高不純物濃度のn⁺型拡散層11を形成する。n⁺型拡散層11はイオン注入技術によりゲート電極3およびサイドウォールスペーサ9をマスクとしてn型不純物を注入し、その後の熱処理によって注入した不純物を活性化す 10ることで形成する。

【0133】次に、p型半導体基板1の全面にCVD法またはスパッタ法によってタングステン、チタン、コバルトなどの高融点金属膜を堆積し、続いて、p型半導体基板1を不活性雰囲気中で熱処理することによりゲート電極3およびn⁺型拡散層11それぞれの表面に高融点金属シリサイドで構成される導電層12を形成する。導電層12形成後、上記以外の領域に残った未反応の高融点金属を除去すれば、図83に示したメモリセル構造が完成する。

【0134】なお、図示はしないが、図83のメモリセル構造完成後、層間絶縁膜形成工程、コンタクトホール形成工程、配線形成工程、パッシベイション膜形成工程等の通常のCMOS製造工程を順次経て、最終的な不揮発性メモリセルが完成する。

【0135】(第10の実施の形態)次に、本発明の第10の実施の形態について説明する。図90は、本発明の第10の実施の形態に係る不揮発性半導体メモリのメモリセル構造を示す断面図である。上記の第8および第9の実施の形態では、チャネル領域を半導体基板に対して凸状態とすることで、チャネル領域を半導体基板に対して凹状態とすることで、チャネル領域を半導体基板に対して凹状態とすることで、チャネル領域に段差を設けるものである。そして、この第10の実施の形態も、メモリセルのチャネル領域に段差や傾斜を設けることで、書き込み時における電子注入効率の向上を図るものである。

【0136】図90に示すように、このメモリセルはp型MOSトランジスタで構成される。そして、この第10の実施の形態に係るメモリセルの構造では、n型半導40体基板19の表面に第1ゲート絶縁膜13を介して第2ゲート絶縁膜14が設けられる。第2ゲート絶縁膜14が設けられる。第2ゲート絶縁膜14および電荷蓄積層4a、4b上には第3ゲート絶縁膜15を介してゲート電極3が設けられる。ゲート電極3の側面には酸化膜16を介してサイドウォールスペーサ9が設けられ、このサイドウォールスペーサ9が設けられ、このサイドウォールスペーサ9が設けられ、このサイドウォールスペーサ9が設けられ、このサイドウォールスペーサ9が設けられ、このサイドウォールスペーサ9が設けられ、このサイドウォールスペーサ9が設けられ、このサイドウォールスペーサ9が設けられ、このサイドウォールスペーサ9が設けられ、このサイドウォールスペーサ9が設けられ、このサイドウォールスペーサ9が設けられ、このサイドウォールスペーサ9が設けられ、このサイドウォールスペーサ9の下部のn型半導体基板19には、チャネル領域に接する低不純物濃度のp型拡散層20の外側に位置する高不純物濃度のp十型拡散 50

層21が設けられる。ゲート電極3およびp⁺型拡散層21それぞれの表面には導電層12が設けられる。

【0137】さらに、本発明の第10の実施の形態に係る不揮発性半導体メモリのメモリセル構造では、チャネル領域25に段差26が設けられる。この段差26により、p型半導体基板1内の電子の散乱方向に電荷蓄積層4が位置することになる。したがって、書き込み時における電子の注入効率が向上する。

【0138】本発明の第10の実施の形態に係る不揮発

性半導体メモリのメモリセルは、ソース領域およびドレイン領域を低不純物濃度のp⁻型拡散層20と高不純物濃度のp⁺型拡散層21で構成したLDD構造を有している。そして、ゲート絶縁膜が第1ゲート絶縁膜13(下層)、第2ゲート絶縁膜14(中間層)および第3ゲート絶縁膜15(上層)からなる3層積層膜で構成され、第2ゲート絶縁膜14の両端部には電荷蓄積層4aおよび4bが形成される。この2つの電荷蓄積層4aおよび4bに電子を蓄積し、その蓄積状態は(1)電荷蓄積層4a、4bのいずれも電子を蓄積していない状態、

- (2) 電荷蓄積層4aのみが電子を蓄積している状態、
- (3)電荷蓄積層4bのみが電子を蓄積している状態、
- (4) 電荷蓄積層4a、4b共に電子を蓄積している状態、の4つの状態をとり得る。この2つの電荷蓄積層4aおよび4bに保持された電子の有無によって生じるしきい値電圧の変化分を記憶情報の"00"、"01"、

"10"、"11"に対応させる。また、このメモリセル 構造では電荷蓄積層4a、4bはチャネル領域端部の上 方に位置するので、チャネル領域中央部のしきい値電圧 はチャネル領域の不純物濃度のみで決まり、電荷蓄積層 4 a、4 bの電子の蓄積状態に依存しない。したがっ て、電荷蓄積層4a、4bの電子の過不足による過消去 (over-erase) は防止され、それにより過消去に起因す るリーク不良、プログラム不良、読み出し不良等は生じ 得ない。また、ソース領域とドレイン領域間のリーク電 流はゲート電圧のみで抑制でき、高信頼性の不揮発性半 導体メモリを実現できる。電荷蓄積層4aおよび4bは CVD法による電荷蓄積能力の高いシリコン窒化膜で構 成すればよい。シリコン窒化膜の離散的な電荷捕獲準位 に電子を蓄積することで、下部絶縁膜の膜質に影響を受 け難い電荷保持特性を得ることができるからである。ま た、シリコン膜、多結晶シリコン膜で構成すれば安価に 製造できる。さらに、第1ゲート絶縁膜13、第3ゲー ト絶縁膜15をシリコン酸化膜(SiO2膜)の2倍程 度の誘電率を有するシリコン窒化膜(SiaNa膜)で 構成すれば、シリコン酸化膜換算膜厚が4nm~11n m程度の非常に薄いゲート絶縁膜を安定して実現でき る。たとえばシリコン酸化膜換算膜厚が5nmのシリコ ン窒化膜の実質膜厚は10 n m程度なので、直接トンネ ル(DT)注入も誘起されない。したがって、電子の注

入抽出動作時の電圧は低電圧化され、メモリセルの微細

化のみならず周辺高電圧動作素子の微細化も可能とな

【0139】本発明の第10の実施の形態に係る不揮発 性半導体メモリのメモリセルでは、ソース領域およびド レイン領域の耐圧向上の目的でp 型拡散層20を設 け、LDD構造を構成しているが、シングルドレイン構 造、ダブルドレイン構造でソース領域およびドレイン領 域を構成してもよい。第2ゲート絶縁膜14は電荷蓄積 層4a-4b間のリークを防止するが、たとえばシリコ ン酸化膜で構成することができる。また、第2ゲート絶 縁膜14に高誘電率を有する金属酸化膜を用いれば、チ ャネル領域中央の電流伝達特性を向上できる。金属酸化 膜としてはたとえばTiO2、Ta2O5、A1 2O5、PZT、SBTがある。

【0140】本発明の第10の実施の形態では、ソース 側、ドレイン側の両方に、段差26を設けたが、どちら か一方のみに設けても良い。特に、1ビット分の情報を 記憶するメモリでは、一方のみあれば十分である。

【0141】次に、本発明の第10の実施の形態に係る 不揮発性メモリの動作について図91および図92を用 いて説明する。図91は、書き込み動作を説明する不揮 発性メモリの断面図である。図92は、消去動作を説明 する不揮発性メモリの断面図である。図91に示すよう に、メモリセルの書き込み時には、ゲートGに5V程 度、ドレインDに-5V程度をそれぞれ印加し、ソース Sを浮遊電位とする。このように電圧を印加し、バンド - バンド間トンネル現象起因の電子にドレイン近傍の電 界でエネルギーを与え、ドレイン領域側の電荷蓄積層 4 bに注入する。チャネル領域25に段差26を設けたこ とで、電子の注入方向に電荷蓄積層4 b が位置してい る。このために、電荷蓄積層4bに対する電子の注入効 率が向上し、注入速度の高速化、印加電圧の低減化、を 図ることができる。ソース領域側の電荷蓄積層4aに電 子を注入する場合には、ドレインD、ソースSそれぞれ に印加する電圧を上記の場合と入れ換えれば良い。一 方、メモリセルの消去は、図92に示すように、ゲート Gに負電圧(~-5V)を印加し、ファウラー・ノルド ハイム (FN) 型トンネル電流を利用して電荷蓄積層 4 a、4bから電子を引き抜くことで行われる。また、ゲ ート電極3が複数のメモリセルで共有されている場合に は、それらのメモリセルから同時に電子を引き抜くこと ができる。この場合、ソースS、ドレインDはn型半導 体基板19と同電位とすればよい。また、p型半導体基 板1の電位とは異なる正電圧をドレインDに印加し、ソ ースSを浮遊電位(Floating)とすれば、ドレインD側 の電荷蓄積層 4 a のみから電子を引き抜くことも可能で ある。ソースS側の電荷蓄積層4 b のみから電子を引き 抜く場合にはソースSに正電圧を印加し、ドレインDを 浮遊電位とすればよい。

40

しは、ソースSとドレインDの間を流れる読み出し電流 を検知することで行われる。電荷蓄積層4a、4bの蓄 **積状態によってソース領域、ドレイン領域近傍の電流伝** 用するものである。ソースS、ドレインDのどちらにバ イアスするかは電流伝達特性の変調が顕著に現れる方を 選択すればよい。電荷蓄積層4aおよび4bの4つの蓄 積状態によって4つの異なる電流伝達特性が得られ、そ れにより1つのセルで2ビット分の情報を記憶できる。 【0143】次に、本発明の第10の実施の形態に係る 不揮発性メモリのメモリセルの製造方法を図93乃至図 101を用いて説明する。まず図93に示すように、チ ャネル領域25が形成される領域以外を覆うフォトレジ ストパターン27を、n型半導体基板19上に形成す る。そして、図94に示すように、たとえばRIE法に よって、n型半導体基板19をエッチングすることで、 段差26を形成する。

【0144】次に、図95に示すように、n型半導体基 板19全面に電荷蓄積能力の小さいシリコン窒化膜を堆 20 積し、10 n m程度の第1ゲート絶縁膜13を形成す る。電荷蓄積能力の小さいシリコン窒化膜の堆積はたと えばJVD法で行う。第1ゲート絶縁膜13形成後、C VD法によりシリコン酸化膜を堆積し、5~10nm程 度の第2ゲート絶縁膜14を形成する。続いてJVD法 により電荷蓄積能力の小さいシリコン窒化膜を堆積し、 10nm程度の第3ゲート絶縁膜15を形成する。

【0145】次に、図96に示すように、n型半導体基 板19全面にLPCVD法によりn型またはp型不純物 をドープした50~250nm程度の多結晶シリコン膜 を堆積した後、露光技術およびエッチング技術によりパ ターニングし、ゲート電極3を形成する。続いて、ゲー ト電極3をマスクとしてソース領域およびドレイン領域 を形成する領域の n 型半導体基板 1 9 の表面の第 1 ゲー ト絶縁膜13、第2ゲート絶縁膜14および第3ゲート 絶縁膜15を自己整合的にドライエッチングする。

【0146】次に、図97に示すように、電荷蓄積層形 成のための空間17を形成する。この空間17は、第1 ゲート酸化膜13および第3ゲート絶縁膜15よりも第 2ゲート絶縁膜14のエッチング速度が大きいエッチン グ液を用いて第2ゲート絶縁膜14の端部を選択的にウ ェットエッチングすることで形成する。本発明の第10 の実施の形態では、第1ゲート酸化膜13および第3ゲ ート絶縁膜15をシリコン窒化膜で構成し、第2ゲート 絶縁膜14をシリコン酸化膜で構成しているので、エッ チング液としてはたとえばフッ酸系を用いればよい。ま た、電荷蓄積層形成のための空間17は、エッチング液 を用いたウェットエッチング法に替えてHFガスを含む ガスを用いたプラズマドライエッチング法で形成しても よいる

【0142】また図示はしないが、メモリセルの読み出 50 【0147】次に、図98に示すように、n型半導体基

板19全面にLPCVD法により電荷蓄積能力の高いシ リコン窒化膜18を電荷蓄積層形成のための空間17が 完全に埋め込まれるように堆積する。そして、図99に 示すように、n型半導体基板19全面に対してRIEに よる異方性エッチングを行い、電荷蓄積能力の高いシリ コン窒化膜で構成された電荷蓄積層4aおよび4bを形 成する。

【0148】次に、図100に示すように、n型半導体 基板19全面に酸化膜16を形成した後、低不純物濃度 のp^一型拡散層20を形成する。p^一型拡散層20はイ オン注入技術によりゲート電極3をマスクとして p型不 純物を注入し、その後の熱処理によって注入した不純物 を活性化することで形成する。

【0149】次に、図101に示すように、ゲート電極 3の側壁にサイドウォールスペーサ9を形成した後、高 不純物濃度の p ⁺型拡散層 2 1 を形成する。 p ⁺型拡散 層21はイオン注入技術によりゲート電極3およびサイ ドウォールスペーサ9をマスクとしてp型不純物を注入 し、その後の熱処理によって注入した不純物を活性化す ることで形成する。

【0150】次に、n型半導体基板19の全面にCVD 法またはスパッタ法によってタングステン、チタン、コ バルトなどの高融点金属膜を堆積し、続いて、n型半導 体基板19を不活性雰囲気中で熱処理することによりゲ ート電極3およびp⁺型拡散層21それぞれの表面に高 融点金属シリサイドで構成される導電層12を形成す る。導電層12形成後、上記以外の領域に残った未反応 の高融点金属を除去すれば、図90に示したメモリセル 構造が完成する。

【0151】なお、図示はしないが、図90のメモリセ 30 る。 ル構造完成後、層間絶縁膜形成工程、コンタクトホール 形成工程、配線形成工程、パッシベイション膜形成工程 等の通常のCMOS製造工程を順次経て、最終的な不揮 発性メモリセルが完成する。

【0152】このように、本発明の第10実施の形態で は、電荷蓄積層4aおよび4bをゲート電極3の両端の 下方に自己整合的に形成することができる。したがっ て、セルトランジスタのゲート長方向の微細化が可能と なる。それにより、大容量、高密度の不揮発性半導体メ モリを提供できる。また、ビット当りのセル面積は従来 と比べてほぼ半減され、大幅に縮小された不揮発性半導 体メモリを実現できる。

【0153】また、電荷蓄積層4aおよび4bのチャネ ル長方向の幅は第1ゲート絶縁膜13および第3ゲート 絶縁膜15と第2ゲート絶縁膜14のエッチング速度差 およびエッチング時間の調節によって容易に制御でき る。それにより、電荷蓄積層4aおよび4bを対称に配 置できる。そして、電荷蓄積層4aと4bは第2ゲート 絶縁膜14によって電気的に完全に分離されるので、電 荷蓄積層14aと14b間の相互作用は起こらない。さ 50 基板19全面にLPCVD法によりn型またはp型不純

らに、電荷蓄積層4aおよび4bはソース領域、ドレイ ン領域、ゲート電極3およびチャネル領域からは第1の 絶縁膜13および第3の絶縁膜15、酸化膜16によっ て完全に絶縁されるので、電荷保持特性の優れた不揮発

性半導体メモリを提供できる。電荷蓄積層4aおよび4 bはゲート電極3の端部からチャネル領域方向に延在し て形成され、電荷蓄積層 4 a および 4 b のうちのチャネ ル領域側の部分の電荷蓄積状態によってメモリセルの電 流伝達特性ほぼ決まる。したがって、この部分のゲート 10 長方向の長さを限界まで縮小すれば、より微細な不揮発

【0154】さらに、セル構造は通常のCMOS工程で 容易に実現可能であるので、既存の製造ラインを使用し 低コストで不揮発性半導体メモリを製造できる。

性半導体メモリを提供できる。

【0155】そして、本発明の第10の実施の形態で は、書き込み時の電子注入効率を向上させることができ る。このため、書き込み速度の高速化、書き込み時の印 加電圧の低減化を図ることができる。

【0156】 (第11の実施の形態) 次に、本発明の第 11の実施の形態について説明する。本発明の第11の 実施の形態は、上記の第10の実施の形態において、図 90の電荷蓄積層4aと電荷蓄積層4b間に配置された 第2の絶縁膜14を不要とし、2つの電荷蓄積層4aお よび4 bを一体化させた構成を採っている。図102 は、本発明の第11の実施の形態に係る不揮発性半導体 メモリのメモリセル構造を示す断面図である。図102 に示すように、このメモリセル構造は、上記の第10の 実施の形態の電荷蓄積層4a、4b、および第2の絶縁 膜14に換えて、電荷蓄積層4fを、配置したものであ

【0157】次に、本発明の第11の実施の形態に係る 不揮発性メモリのメモリセルの製造方法を図103乃至 図108を用いて説明する。上記の第10の実施の形態 と同様、まず図103に示すように、チャネル領域25 が形成される領域以外を覆うフォトレジストパターン2 7を、n型半導体基板19上に形成する。そして、図1 04に示すように、たとえばRIE法によって、n型半 導体基板19をエッチングすることで、段差26を形成 する。

【0158】次に、図105に示すように、n型半導体 基板19全面に電荷蓄積能力の小さいシリコン窒化膜を 堆積し、10nm程度の第1ゲート絶縁膜13を形成す る。電荷蓄積能力の小さいシリコン窒化膜の堆積はたと えばJVD法で行う。第1ゲート絶縁膜13形成後、L PCVD法により電荷蓄積能力の高いシリコン窒化膜1 8を5~10nm程度形成する。続いてJVD法により 電荷蓄積能力の小さいシリコン窒化膜を堆積し、10n m程度の第3ゲート絶縁膜15を形成する。

【0159】次に、図106に示すように、n型半導体

物をドープした50~250nm程度の多結晶シリコン 膜を堆積した後、露光技術およびエッチング技術により パターニングし、ゲート電極3を形成する。続いて、ゲ ート電極3をマスクとしてソース領域およびドレイン領 域を形成する領域の n型半導体基板 19の表面の第1ゲ ート絶縁膜13、シリコン窒化膜18および第3ゲート 絶縁膜15を自己整合的にドライエッチングする。ここ で、電荷蓄積層4fが形成される。

【0160】次に、図107に示すように、n型半導体 基板19全面に酸化膜16を形成した後、低不純物濃度 のp^型拡散層20を形成する。p^型拡散層20はイ オン注入技術によりゲート電極3をマスクとしてp型不 純物を注入し、その後の熱処理によって注入した不純物 を活性化することで形成する。

【0161】次に、図108に示すように、ゲート電極 3の側壁にサイドウォールスペーサ9を形成した後、高 不純物濃度のp⁺型拡散層21を形成する。p⁺型拡散 層21はイオン注入技術によりゲート電極3およびサイ ドウォールスペーサ9をマスクとしてp型不純物を注入 し、その後の熱処理によって注入した不純物を活性化す ることで形成する。

【0162】次に、n型半導体基板19の全面にCVD 法またはスパッタ法によってタングステン、チタン、コ バルトなどの高融点金属膜を堆積し、続いて、n型半導 体基板19を不活性雰囲気中で熱処理することによりゲ ート電極3 および p ⁺型拡散層21 それぞれの表面に高 融点金属シリサイドで構成される導電層12を形成す る。導電層12形成後、上記以外の領域に残った未反応 の高融点金属を除去すれば、図102に示したメモリセ ル構造が完成する。

【0163】なお、図示はしないが、図102のメモリ セル構造完成後、層間絶縁膜形成工程、コンタクトホー ル形成工程、配線形成工程、パッシベイション膜形成工 程等の通常のCMOS製造工程を順次経て、最終的な不 揮発性メモリセルが完成する。

【0164】(第12の実施の形態)次に、本発明の第 12の実施の形態について説明する。図109は、本発 明の第12の実施の形態に係る不揮発性半導体メモリの メモリセルの構造を示す断面図である。上記の第10の 実施の形態では、ゲート電極3のパターニングに露光技 術およびエッチング技術を用いたが、この第12の実施 の形態では、ゲート電極3のパターニングに化学的機械 的研磨法を用いる例である。

【0165】次に、本発明の第12の実施の形態に係る 不揮発性メモリのメモリセルの製造方法を図110乃至 図118を用いて説明する。まず図110に示すよう に、チャネル領域25が形成される領域以外を覆うフォ トレジストパターン27を、n型半導体基板19上に形 成する。そして、図111に示すように、たとえばRI E法によって、n型半導体基板19をエッチングするこ 50 3の側壁にサイドウォールスペーサ9を形成した後、高

とで、段差26を形成する。

【0166】次に、図112に示すように、n型半導体 基板19全面に電荷蓄積能力の小さいシリコン窒化膜を 堆積し、10nm程度の第1ゲート絶縁膜13を形成す る。電荷蓄積能力の小さいシリコン窒化膜の堆積はたと えばJVD法で行う。第1ゲート絶縁膜13形成後、C VD法によりシリコン酸化膜を堆積し、5~10nm程 度の第2ゲート絶縁膜14を形成する。続いてJVD法 により電荷蓄積能力の小さいシリコン窒化膜を堆積し、 10nm程度の第3ゲート絶縁膜15を形成する。さら に、n型半導体基板19全面にLPCVD法によりn型 またはp型不純物をドープした50~500nm程度の 多結晶シリコン膜28を堆積する。

【0167】次に、図113に示すように、化学的機械 的研磨方法によって、多結晶シリコン膜19の埋め込み を行なうことで、ゲート電極3を形成する。なお、通 常、n型半導体基板19上に残存する第1のゲート絶縁 膜13、第2のゲート絶縁膜14および第3のゲート絶 縁膜15を、たとえばウェットエッチングにより除去さ

【0168】次に、図114に示すように、電荷蓄積層 形成のための空間17を形成する。この空間17は、第 1ゲート酸化膜13および第3ゲート絶縁膜15よりも 第2ゲート絶縁膜14のエッチング速度が大きいエッチ ング液を用いて第2ゲート絶縁膜14の端部を選択的に ウェットエッチングすることで形成する。本発明の第1 2の実施の形態では、第1ゲート酸化膜13および第3 ゲート絶縁膜15をシリコン窒化膜で構成し、第2ゲー ト絶縁膜14をシリコン酸化膜で構成しているので、エ ッチング液としてはたとえばフッ酸系を用いればよい。 また、電荷蓄積層形成のための空間17は、エッチング 液を用いたウェットエッチング法に替えてHFガスを含 むガスを用いたプラズマドライエッチング法で形成して もよい。

【0169】次に、図115に示すように、n型半導体 基板19全面にLPCVD法により電荷蓄積能力の高い シリコン窒化膜18を電荷蓄積層形成のための空間17 が完全に埋め込まれるように堆積する。そして、図11 6に示すように、n型半導体基板19全面に対してRI Eによる異方性エッチングを行い、電荷蓄積能力の高い シリコン窒化膜で構成された電荷蓄積層 4 a および 4 b を形成する。

【0170】次に、図117に示すように、n型半導体 基板19全面に酸化膜16を形成した後、低不純物濃度 のp型拡散層20を形成する。p型拡散層20はイ オン注入技術によりゲート電極3をマスクとしてp型不 純物を注入し、その後の熱処理によって注入した不純物 を活性化することで形成する。

【0171】次に、図118に示すように、ゲート電極

不純物濃度の p ⁺型拡散層 2 1 を形成する。 p ⁺型拡散 層21はイオン注入技術によりゲート電極3およびサイ ドウォールスペーサ9をマスクとしてp型不純物を注入 し、その後の熱処理によって注入した不純物を活性化す ることで形成する。

【0172】次に、n型半導体基板19の全面にCVD 法またはスパッタ法によってタングステン、チタン、コ バルトなどの高融点金属膜を堆積し、続いて、n型半導 体基板19を不活性雰囲気中で熱処理することによりゲ ート電極3およびp⁺型拡散層21それぞれの表面に高 10 融点金属シリサイドで構成される導電層12を形成す る。導電層12形成後、上記以外の領域に残った未反応 の高融点金属を除去すれば、図109に示したメモリセ ル構造が完成する。

【0173】なお、図示はしないが、図109のメモリ セル構造完成後、層間絶縁膜形成工程、コンタクトホー ル形成工程、配線形成工程、パッシベイション膜形成工 程等の通常のCMOS製造工程を順次経て、最終的な不 揮発性メモリセルが完成する。

【0174】(第13の実施の形態)次に、本発明の第 13の実施の形態について説明する。上記の第1乃至第 12の実施の形態では、メモリセル以外のトランジスタ の高速化に対する十分な検討はなされていなかった。一 方、高速CMOSトランジスタの構造として、ゲート電 極とソース・ドレイン拡散層間に凹上のノッチを形成す ることで、ゲート電極と拡散層間の容量を低減し、ロジ ックゲートを高速化する試みがなされている(T. Ghani et al., IEDM99, p415)。この第13の実施の形態 は、この構造を不揮発性半導体メモリに利用すること で、メモリ機能を有しない通常のトランジスタと不揮発 性半導体メモリとを混載する半導体装置の大幅な高速化 を可能とするものである。

【0175】図119は、本発明の第13の実施の形態 に係る不揮発性半導体メモリのメモリセル構造を示す断 面図である。このメモリセルはn型MOSトランジスタ で構成される。本発明の第13の実施の形態に係る不揮 発性半導体メモリのメモリセル構造では、p型半導体基 板1の表面に第1ゲート絶縁膜13を介してゲート電極 3が設けられる。ゲート電極3の両端には凹部が設けら れ、各凹部内には、電荷蓄積層4(4a、4b)が形成 される。電荷蓄積層4とゲート電極3との間には、酸化 膜30が形成されている。ゲート電極3の側面には酸化 膜16を介してサイドウォールスペーサ9が設けられ、 このサイドウォールスペーサ9の下部のp型半導体基板 1の主面には、チャネル領域に接する低不純物濃度の n 一型拡散層10と、このn ^一型拡散層10の外側に位置 する高不純物濃度のn⁺型拡散層11が設けられる。ゲ ート電極 3 および n ⁺型拡散層 1 1 それぞれの表面には 導電層12が設けられる。

46

性メモリのメモリセルは、ソース領域およびドレイン領 城を低不純物濃度のn 型拡散層10と高不純物濃度の n⁺型拡散層11で構成したLDD構造を有している。 そして、ゲート電極3の両端部には電荷蓄積層4(4 a, 4b) が形成される。この2つの電荷蓄積層4aお よび4 bに電子を蓄積し、その蓄積状態は(1)電荷蓄 積層4a、4bのいずれも電子を蓄積していない状態、

- (2) 電荷蓄積層 4 a のみが電子を蓄積している状態、
- (3) 電荷蓄積層4bのみが電子を蓄積している状態、
- (4) 電荷蓄積層4a、4b共に電子を蓄積している状 態、の4つの状態をとり得る。この2つの電荷蓄積層4 a および4 b に保持された電子の有無によって生じるし きい値電圧の変化分を記憶情報の"00″、"01″、 "10"、"11"に対応させる。また、このメモリセル 構造では電荷蓄積層4はチャネル領域端部の上方に位置 するので、チャネル領域中央部のしきい値電圧はチャネ ル領域の不純物濃度のみで決まり、電荷蓄積層4の電子 の蓄積状態に依存しない。したがって、電荷蓄積層4の 電子の過不足による過消去 (over-erase) は防止され、 それにより過消去に起因するリーク不良、プログラム不 良、読み出し不良等は生じ得ない。また、ソース領域と ドレイン領域間のリーク電流はゲート電圧のみで抑制で き、高信頼性の不揮発性メモリを実現できる。電荷蓄積 層4はCVD法による電荷蓄積能力の高いシリコン窒化 膜で構成すればよい。シリコン窒化膜の離散的な電荷捕 獲準位に電子を蓄積することで、下部絶縁膜の膜質に影 響を受け難い電荷保持特性を得ることができるからであ る。また、シリコン膜、多結晶シリコン膜で構成すれば 安価に製造できる。さらに、第1ゲート絶縁膜13をシ リコン酸化膜(SiO2膜)の2倍程度の誘電率を有す るシリコン窒化膜(Si3N4膜)で構成すれば、シリ コン酸化膜換算膜厚が4nm~11nm程度の非常に薄 いゲート絶縁膜を安定して実現できる。たとえばシリコ ン酸化膜換算膜厚が5 nmのシリコン窒化膜の実質膜厚 は10nm程度なので、直接トンネル(DT)注入も誘 起されない。したがって、電子の注入抽出動作時の電圧 は低電圧化され、メモリセルの微細化のみならず周辺高 電圧動作素子の微細化も可能となる。

【0177】本発明の第13の実施の形態に係る不揮発 40 性メモリのメモリセルでは、ソース領域およびドレイン 領域の耐圧向上の目的でn ̄型拡散層10を設け、LD D構造を構成しているが、シングルドレイン構造、ダブ ルドレイン構造でソース領域およびドレイン領域を構成 してもよい。

【0178】次に、本発明の第13の実施の形態に係る 不揮発性メモリの動作について図120および図121 を用いて説明する。図120は、書き込み動作を説明す る不揮発性メモリの断面図である。図121は、消去動 作を説明する不揮発性メモリの断面図である。図120 【0176】本発明の第13の実施の形態に係る不揮発 50 および図121のメモリセルはn型MOSトランジスタ

48

で構成される。図120に示すように、メモリセルの書 き込み時には、ゲートGに6~8V程度、ドレインDに 4~5V程度をそれぞれ印加し、ソースSを接地する。 このように電圧を印加し、チャネル熱電子(CHE)で 電子をドレイン領域側の電荷蓄積層4 b に注入する。ソ ース領域側の電荷蓄積層 4 b に電子を注入する場合に は、ドレインD、ソースSそれぞれに印加する電圧を上 記と入れ替えればよい。一方、メモリセルの消去は、図 121に示すように、ゲートGに負電圧(~-5V)を 印加し、ファウラー・ノルドハイム(FN)型トンネル 電流を利用して電荷蓄積層4a、4bから電子を引き抜 くことで行われる。また、ゲートGが複数のメモリセル で共有されている場合には、それらのメモリセルから同 時に電子を引き抜くことができる。この場合、ソース S、ドレインDはp型半導体基板1と同電位とすればよ い。また、p型半導体基板1の電位とは異なる正電圧を ドレイン電極に印加し、ソース電極を浮遊電位(Floati ng)とすれば、ドレイン電極側の電荷蓄積層4bのみか ら電子を引き抜くことも可能である。ソース電極側の電 荷蓄積層4aのみから電子を引き抜く場合にはソース電 極に正電圧を印加し、ドレイン電極を浮遊電位とすれば よい。

【0179】また図示はしないが、メモリセルの読み出しは、ソースSとドレインDの間を流れる読み出し電流を検知することで行われる。電荷蓄積層4a、4bの蓄積状態によってソース領域、ドレイン領域近傍の電流伝達特性(チャネルコンダクタンス)が変調することを利用するものである。ソースS、ドレインDのどちらにバイアスするかは電流伝達特性の変調が顕著に現れる方を選択すればよい。電荷蓄積層4aおよび4bの4つの蓄積状態によって4つの異なる電流伝達特性が得られ、それにより1つのセルで2ビット分の情報を記憶できる。【0180】次に、p型MOSトランジスタで構成され

【0180】次に、p型MOSトランジスタで構成され る、本発明の第13の実施の形態に係る不揮発性メモリ の動作について図122および図123を用いて説明す る。図122は、書き込み動作を説明する不揮発性メモ リの断面図である。図123は、消去動作を説明する不 揮発性メモリの断面図である。図122および図123 のメモリセルはp型MOSトランジスタで構成される。 図122に示すように、メモリセルの書き込み時には、 ゲートGに5V程度、ドレインDに-5V程度をそれぞ れ印加し、ソースSを浮遊電位とする。このように電圧 を印加し、バンドーバンド間トンネル現象起因の電子に ドレイン領域近傍の電界でエネルギーを与え、ドレイン 領域側の電荷蓄積層4bに電子を注入する。ソース領域 側の電荷蓄積層4aに電子を注入する場合には、ドレイ ンD、ソースSそれぞれに印加する電圧を上記と入れ替 えればよい。一方、メモリセルの消去は、図123に示 すように、ゲートGに負電圧(~-5V)を印加し、F N電流を利用して電荷蓄積層 4 a 、 4 b から電子を引き

抜くことで行われる。また、ゲートGが複数のメモリセルで共有されている場合には、それらのメモリセルから同時に電子を引き抜くことができる。この場合、ソース SおよびドレインDはn型半導体基板19と同電位あるいは浮遊電位とする。

【0181】また図示はしないが、メモリセルの読み出 しは、ソースSとドレインDの間を流れる読み出し電流 を検知することで行われる。電荷蓄積層 4 a 、 4 b の蓄 **積状態によってソース領域、ドレイン領域近傍の電流伝** 達特性(チャネルコンダクタンス)が変調することを利 用するものである。ソースS、ドレインDのどちらにバ イアスするかは電流伝達特性の変調が顕著に現れる方を 選択すればよい。電荷蓄積層4aおよび4bの4つの蓄 積状態によって4つの異なる電流伝達特性が得られ、そ れにより1つのセルで2ビット分の情報を記憶できる。 【0182】本発明の第13の実施の形態では、図12 4に示すように、メモリ機能を有しない通常のMOSト ランジスタも実現可能である。なぜならば、このMOS トランジスタでは、電荷蓄積層4は、ソース・ドレイン 領域10,11上のみに配置され、チャネル領域上には 配置されていない。このため、このMOSトランジスタ

の伝導特性は、電荷蓄積層4の電荷の保持状態に、何ら

影響を受けることはないからである。さらに、ゲート電

極3の凹部の存在によって、ゲートーソース・ドレイン

間の寄生容量が低減され、MOSトランジスタの高速動

作が可能となるという有利な点も有している。

【0183】(第14の実施の形態)次に、本発明の第 14の実施の形態について説明する。この第14の実施 の形態は、上記の第13の実施の形態において、電荷蓄 積層4とサイドウォールスペーサ9を一体化させた構成 となっている。図125は、本発明の第14の実施の形 熊に係る不揮発性半導体メモリのメモリセル構造を示す 断面図である。このメモリセルはn型MOSトランジス タで構成される。本発明の第14の実施の形態に係る不 揮発性半導体メモリのメモリセル構造では、p型半導体 基板1の表面に第1ゲート絶縁膜13を介してゲート電 極3が設けられる。ゲート電極3の両端には凹部が設け られ、各凹部内には、電荷蓄積層4 (4 a 、4 b) が形 成される。電荷蓄積層4とゲート電極3との間には、酸 40 化膜30が形成されている。ゲート電極3の側面には酸 化膜16を介してサイドウォールスペーサ9が設けら れ、このサイドウォールスペーサ9の一部が電荷蓄積層 4を構成する。サイドウォールスペーサ9の下部のp型 半導体基板1の主面には、チャネル領域に接する低不純 物濃度のn ̄型拡散層10と、このn ̄型拡散層10の 外側に位置する髙不純物濃度のn⁺型拡散層11が設け られる。ゲート電極3およびn⁺型拡散層11それぞれ の表面には導電層12が設けられる。

【0184】本発明の第14の実施の形態では、サイドウォールスペーサ9および電荷蓄積層4は、CVD法に

よる電荷蓄積能力の高いシリコン窒化膜で構成すればよい。シリコン窒化膜の離散的な電荷捕獲準位に電子を蓄積することで、下部絶縁膜の膜質に影響を受け難い電荷保持特性を得ることができるからである。また、シリコン膜、多結晶シリコン膜で構成すれば安価に製造できる。

【0185】本発明の第14の実施の形態では、上記の 第13の実施の形態と同様、図126に示すような、通 常のMOSトランジスタも実現できる。

[0186]

【発明の効果】本発明によれば、簡単なセル構造で複数 ビット分の情報を記憶することができる不揮発性半導体 記憶装置の構造を実現できる。

【0187】本発明によれば、簡単な製造プロセスで複数ビット分の情報を記憶する不揮発性半導体記憶装置を製造する不揮発性半導体記憶装置の製造方法を実現できる。

【0188】本発明によれば、簡単なセル構造で電気的 に書き込み消去可能な不揮発性メモリと高速書き込み読 み出し可能な揮発性メモリを混載した半導体記憶装置の 構造を実現できる。

【0189】本発明によれば、簡単な製造プロセスで電気的に書き込み消去可能な不揮発性メモリと高速書き込み読み出し可能な揮発性メモリを混載した半導体記憶装置の製造方法を実現できる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る不揮発性半導体メモリのメモリセル構造を示す断面図である。

【図2】本発明の第1の実施の形態に係る不揮発性半導体メモリの動作を説明する断面図である。

【図3】本発明の第1の実施の形態に係る不揮発性半導体メモリの動作を説明する断面図である。

【図4】本発明の第1の実施の形態に係る不揮発性半導体メモリの動作を説明する断面図である。

【図5】本発明の第1の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図6】本発明の第1の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図7】本発明の第1の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図8】本発明の第1の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図9】本発明の第1の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図10】本発明の第2の実施の形態に係る不揮発性半 導体メモリのメモリセル構造を示す断面図である。

【図11】本発明の第2の実施の形態に係る不揮発性半 導体メモリの動作を説明する断面図である。

【図12】本発明の第2の実施の形態に係る不揮発性半 導体メモリの動作を説明する断面図である。 50

【図13】本発明の第2の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図14】本発明の第2の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図である。

【図15】本発明の第2の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る

10 【図16】本発明の第2の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図17】本発明の第2の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図18】本発明の第2の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図19】本発明の第2の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図である。

【図20】本発明の第4の実施の形態に係る不揮発性半 導体メモリのメモリセル構造を示す断面図である。

【図21】本発明の第4の実施の形態に係る不揮発性半 導体メモリの動作を説明する断面図である。

【図22】本発明の第4の実施の形態に係る不揮発性半 導体メモリの動作を説明する断面図である。

【図23】本発明の第5の実施の形態に係る不揮発性メモリの周辺回路を構成するMOSトランジスタの構造を30 示す断面図である。

【図24】図23のMOSトランジスタの製造工程を示す断面図である。

【図25】図23のMOSトランジスタの製造工程を示す断面図である。

【図26】図23のMOSトランジスタの製造工程を示す断面図である。

【図27】図23のMOSトランジスタの製造工程を示す断面図である。

【図28】図23のMOSトランジスタの製造工程を示 40 す断面図である。

【図29】図23のMOSトランジスタの製造工程を示す断面図である。

【図30】図23のMOSトランジスタの製造工程を示す断面図である。

【図31】本発明の第6の実施の形態に係る半導体記憶 装置に搭載された不揮発性半導体メモリのメモリセル構 造を示す断面図である。

【図32】本発明の第6の実施の形態に係る半導体記憶装置に搭載された揮発性半導体メモリのメモリセル構造50を示す断面図である。

【図33】本発明の第6の実施の形態に係る不揮発性半 導体メモリの動作を説明する断面図である。

【図34】本発明の第6の実施の形態に係る不揮発性半 導体メモリの動作を説明する断面図である。

【図35】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ ス

【図36】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る

【図37】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図である。

【図38】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図39】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図である。

【図41】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図42】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図43】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図44】本発明の第6の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図45】本発明の第6の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図46】本発明の第6の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図47】本発明の第6の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図48】本発明の第6の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図49】本発明の第6の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図50】本発明の第6の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図51】本発明の第6の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図52】本発明の第6の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図53】本発明の第7の実施の形態に係る半導体記憶

装置に搭載された不揮発性半導体メモリのメモリセル構造を示す断面図である。

【図54】本発明の第7の実施の形態に係る半導体記憶 装置に搭載された揮発性半導体メモリのメモリセル構造 を示す断面図である。

【図55】本発明の第7の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図56】本発明の第7の実施の形態に係る不揮発性半 の 導体メモリのメモリセルの製造工程を示す断面図であ る

【図57】本発明の第7の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図58】本発明の第7の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る

【図59】本発明の第7の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ ス

【図60】本発明の第7の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る

【図61】本発明の第7の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図62】本発明の第7の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

30 【図63】本発明の第7の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図64】本発明の第7の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図65】本発明の第7の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図66】本発明の第7の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図67】本発明の第7の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図68】本発明の第7の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図69】本発明の第7の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図70】本発明の第7の実施の形態に係る揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図71】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセル構造を示す断面図である。

【図72】本発明の第8の実施の形態に係る不揮発性半 導体メモリの動作を説明する断面図である。

0 【図73】本発明の第8の実施の形態に係る不揮発性半

02

導体メモリの動作を説明する断面図である。

【図74】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る

【図75】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図である。

【図76】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図である。

【図77】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図78】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図79】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図である。

【図80】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る

【図81】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図82】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図83】本発明の第9の実施の形態に係る不揮発性半 導体メモリのメモリセル構造を示す断面図である。

【図84】本発明の第9の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図85】本発明の第9の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図86】本発明の第9の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図87】本発明の第9の実施の形態に係る不揮発性半 40 導体メモリのメモリセルの製造工程を示す断面図である。

【図88】本発明の第9の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図89】本発明の第9の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図90】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセル構造を示す断面図である。 54

【図91】本発明の第10の実施の形態に係る不揮発性 半導体メモリの動作を説明する断面図である。

【図92】本発明の第10の実施の形態に係る不揮発性 半導体メモリの動作を説明する断面図である。

【図93】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセルの製造工程を示す断面図であ る。

【図94】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセルの製造工程を示す断面図であ 10 る。

【図95】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセルの製造工程を示す断面図であ る

【図96】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセルの製造工程を示す断面図である。

【図97】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセルの製造工程を示す断面図である。

20 【図98】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセルの製造工程を示す断面図であ る。

【図99】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセルの製造工程を示す断面図である。

【図100】本発明の第10の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図101】本発明の第10の実施の形態に係る不揮発 30 性半導体メモリのメモリセルの製造工程を示す断面図で ある

【図102】本発明の第11の実施の形態に係る不揮発性半導体メモリのメモリセル構造を示す断面図である。

【図103】本発明の第11の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図104】本発明の第11の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

60 【図105】本発明の第11の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図106】本発明の第11の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図107】本発明の第11の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である

【図108】本発明の第11の実施の形態に係る不揮発 50 性半導体メモリのメモリセルの製造工程を示す断面図で ある。

【図109】本発明の第12の実施の形態に係る不揮発 性半導体メモリのメモリセル構造を示す断面図である。

【図110】本発明の第12の実施の形態に係る不揮発 性半導体メモリのメモリセルの製造工程を示す断面図で ある。

【図111】本発明の第12の実施の形態に係る不揮発 性半導体メモリのメモリセルの製造工程を示す断面図で

【図112】本発明の第12の実施の形態に係る不揮発 性半導体メモリのメモリセルの製造工程を示す断面図で ある。

【図113】本発明の第12の実施の形態に係る不揮発 性半導体メモリのメモリセルの製造工程を示す断面図で ある。

【図114】本発明の第12の実施の形態に係る不揮発 性半導体メモリのメモリセルの製造工程を示す断面図で ある。

【図115】本発明の第12の実施の形態に係る不揮発 性半導体メモリのメモリセルの製造工程を示す断面図で

【図116】本発明の第12の実施の形態に係る不揮発 性半導体メモリのメモリセルの製造工程を示す断面図で ある。

【図117】本発明の第12の実施の形態に係る不揮発 性半導体メモリのメモリセルの製造工程を示す断面図で ある。

【図118】本発明の第12の実施の形態に係る不揮発 性半導体メモリのメモリセルの製造工程を示す断面図で ある。

【図119】本発明の第13の実施の形態に係る不揮発 性半導体メモリのメモリセル構造を示す断面図である。

【図120】n型MOSトランジスタで構成された、本 発明の第13の実施の形態に係る不揮発性半導体メモリ の動作を説明する断面図である。

【図121】n型MOSトランジスタで構成された、本 発明の第13の実施の形態に係る不揮発性半導体メモリ の動作を説明する断面図である。

【図122】p型MOSトランジスタで構成された、本 発明の第13の実施の形態に係る不揮発性半導体メモリ 40 28 多結晶シリコン膜 の動作を説明する断面図である。

【図123】p型MOSトランジスタで構成された、本 発明の第13の実施の形態に係る不揮発性半導体メモリ

56


の動作を説明する断面図である。 【図124】本発明の第13の実施の形態に係る不揮発 性半導体メモリのメモリセルと同一のゲート構造を有す るMOSトランジスタの構造を示す断面図である。


【図125】本発明の第14の実施の形態に係る不揮発 性半導体メモリのメモリセル構造を示す断面図である。


【図126】本発明の第14の実施の形態に係る不揮発 10 性半導体メモリのメモリセルと同一のゲート構造を有す るMOSトランジスタの構造を示す断面図である。


【符号の説明】


- 1 p型半導体基板
- 2 ゲート絶縁膜
- 3 ゲート電極(第1ゲート電極)
- 4 電荷蓄積層
- 5 第1酸化膜
- 6 窒化膜
- 7 第2酸化膜
- 8 第2ゲート電極
 - 9 サイドウォールスペーサ
 - 10 n 型拡散層
 - 11 n +型拡散層
 - 導電層
 - 13 第1ゲート絶縁膜
 - 14 第2ゲート絶縁膜
 - 15 第3ゲート絶縁膜
 - 16 酸化膜
 - 17 電荷蓄積層形成のための空間
- 30 18 シリコン窒化膜
 - 19 n型半導体基板
 - 20 P 型拡散層
 - 21 p +型拡散層
 - 22, 27 フォトレジスト (フォトレジストパター ン)
 - 23 トンネル絶縁膜
 - 24 第4ゲート絶縁膜
 - 25 チャネル領域
 - 26 段差
























































【図26】




[図27]




[図28]




【図29】




【図30】




[図31]




[図32]




[図33]




【図34】





[図35]





[図44]





















[図43]


[図42]







































































【図75】




[図76]




【図77】








[図79]





【図80】























【図87】




[図88]







[図90]





【図91】





[図92]


























[図 1 1 7]

15 3


16


20


4a


4b


20













【図123】





【図124】



【図126】

【図125】





フロントページの続き

(51) Int. Cl. ⁷

識別記号

FΙ

テーマコード(参考)

HO1L 27/115 27/10

481

491

Fターム(参考) 5F001 AA12 AA13 AB20 AC02 AC06

AC62 AD17 AE02 AE08 AF20

AG03 AG07 AG10 AG29 AG40

5F083 AD01 EP17 EP18 EP23 EP28

EP48 EP49 EP50 EP63 EP68

ER02 ER05 ER06 ER15 ER16

ER19 ER30 GA16 JA04 JA06

JA14 JA15 JA35 JA39 JA53

PR03 PR05 PR09 PR29 PR43

PR45 PR53 PR55 ZA07 ZA14

ZA21

5F101 BA42 BA45 BB03 BC02 BC11

BC13 BD07 BE05 BE07 BF05

BH05 BH14 BH15 BH19 BH21